“串行数据总线 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2549688个，建议您升级VIP下载更多相关专利

[发明专利]逻辑电路-CN201980007080.4在审
发明人： S·D·潘欣;S·A·林恩 -专利权人：惠普发展公司，有限责任合伙企业
申请日： 2019-02-11 - 公布日： 2020-08-11 - 主分类号： G06F13/42 文献下载
摘要：一种用于与可更换打印装置部件相关联的逻辑电路封装包括：逻辑和串行数据总线接口，其中，所述串行数据总线接口用于与打印装置的串行数据总线进行接口连接，并且其中，响应于经由连接到所述串行数据总线接口的串行数据总线发送到所述逻辑电路封装的第一命令，所述逻辑对于基于所述时间段的持续时间在所述串行数据总线上生成低电压条件并在所述持续时间之后返回到所述串行数据总线上的默认电压条件，所述第一命令包括时间段。
逻辑电路

[发明专利]用于生成低电压条件的方法和打印盒-CN202111515415.9有效
发明人： S·D·潘欣;S·A·林恩 -专利权人：惠普发展公司，有限责任合伙企业
申请日： 2019-02-11 - 公布日： 2023-06-27 - 主分类号： B41J2/175 文献下载
摘要：一种用于与可更换打印装置部件相关联的逻辑电路封装包括：逻辑和串行数据总线接口，其中，所述串行数据总线接口用于与打印装置的串行数据总线进行接口连接，并且其中，响应于经由连接到所述串行数据总线接口的串行数据总线发送到所述逻辑电路封装的第一命令，所述逻辑对于基于所述时间段的持续时间在所述串行数据总线上生成低电压条件并在所述持续时间之后返回到所述串行数据总线上的默认电压条件，所述第一命令包括时间段。
用于生成电压条件方法印盒

[发明专利]在数据处理系统中数据混合串并总线接口及其方法-CN98105828.0有效
发明人：古义明;T·Q·纽伊恩 -专利权人：国际商业机器公司
申请日： 1998-03-19 - 公布日： 1998-10-14 - 主分类号： G06F13/00 文献下载
摘要：一种微控制器系统包括具有至少一条并行输入/输出总线和一个串行数据口的微控制器;具有一个串行数据口的串/并接口逻辑电路,一条并行地址总线,和一条并行数据总线,该串行数据口与微控制器的串行数据口联系,在微控制器串行数据口上传递的第一数据值出现在并行数据总线上,串/并接口逻辑电路在其并行地址总线上提供地址;和总线设备,用于接收串/并接口逻辑电路的并行地址总线上的地址,总线设备访问数据总线,以便传递并行数据值。
数据处理系统数据混合总线接口及其方法

[发明专利]与可更换部件相关联的方法及逻辑电路封装以及可更换盒-CN202010679552.5有效
发明人： S·D·潘欣;S·A·林恩 -专利权人：惠普发展公司，有限责任合伙企业
申请日： 2019-02-11 - 公布日： 2023-08-01 - 主分类号： G06F13/42 文献下载
摘要：一种用于与可更换打印装置部件相关联的逻辑电路封装包括：逻辑和串行数据总线接口，其中，所述串行数据总线接口用于与打印装置的串行数据总线进行接口连接，并且其中，响应于经由连接到所述串行数据总线接口的串行数据总线发送到所述逻辑电路封装的第一命令，所述逻辑对于基于所述时间段的持续时间在所述串行数据总线上生成低电压条件并在所述持续时间之后返回到所述串行数据总线上的默认电压条件，所述第一命令包括时间段。
更换部件相关方法逻辑电路封装以及

[发明专利]串行通信设备和执行串行通信的方法-CN01142584.9无效
发明人：小野和也 -专利权人：日本电气株式会社
申请日： 2001-10-11 - 公布日： 2004-08-18 - 主分类号： H04L29/06 文献下载
摘要：桥接在并行总线(1)和串行总线(5)之间的串行通信设备包括：(a)将纠错码应用到通过并行总线(1)传送的并行数据的检错比特产生器(3)，(b)将从检错比特产生器(3)输出的并行数据转换为串行数据的并—串转换器(4)，(c)将通过串行总线(5)传送的串行数据转换为并行数据的串—并转换器(6)，(d)检查应用到串行数据的纠错码并在该纠错码中检测差错的差错检测器(7)。
串行通信设备执行方法

[实用新型]一种基于状态机的数字集成电路总线系统-CN201620638239.6有效
发明人：张宏彬 -专利权人：张宏彬
申请日： 2016-06-25 - 公布日： 2017-01-25 - 主分类号： G06F13/40 文献下载
摘要：本实用新型涉及一种基于状态机的数字集成电路总线系统，由处理器、串行时钟总线、串行数据总线以及若干从属设备组成，所述处理器设置两个引脚端，这两个引脚端分别连接串行时钟总线、串行数据总线，所述串行时钟总线、串行数据总线各自均依次接入从属设备Ⅰ、从属设备Ⅱ、从属设备Ⅲ、从属设备Ⅳ；所述串行时钟总线、串行数据总线分别带有上拉电阻。本实用新型有益效果为可避免大量CPU时间浪费于IIC时序等待的问题，提高了整个系统效率；使用定时器中断推动状态机来模拟IIC总线的操作，采用中断方式实现；有利于满足高、低速的IIC互连。
一种基于状态机数字集成电路总线系统

[发明专利]一种串行数据通信总线的检错方法和串行数据通信总线-CN201510186314.X有效
发明人：孟庆尧;何浩洋;杜永翔;黄彬彬 -专利权人：北京全路通信信号研究设计院集团有限公司
申请日： 2015-04-20 - 公布日： 2018-12-04 - 主分类号： G06F11/22 文献下载
摘要：本申请公开了一种串行数据通信总线的检错方法和串行数据通信总线，该方法应用于具有二乘二取二结构的串行数据通信总线。该方法能够触发主设备的各个通信模块相互和/或向从设备发送不同类型的检错预制数据包，实现对不同故障模式的模拟，如二乘二取二功能故障的模拟、校验功能故障的模拟以及包编号检测功能故障的模拟。进一步，根据主设备和/或从设备各个通信模块的反馈信号，确定串行通信总线的是否正常。由以上可知，本发明通过对串行通信数据总线的故障模拟，实现对串行通信数据总线的检测，提高了串行数据通信总线的安全性。
一种串行数据通信总线检错方法

[发明专利]同时物理和协议层分析-CN200480041517.X无效
发明人：罗兰·甘佩;肯尼思·威廉·约翰逊;吉勒斯·里特尔;劳伦斯·史蒂文·萨伦特 -专利权人：勒克罗伊公司
申请日： 2004-12-23 - 公布日： 2007-04-04 - 主分类号： G09G5/00 文献下载
摘要：一种捕获串行总线上的模拟波形的方法和设备。该方法包括指定预定数字数据序列、对串行数据总线上传送的串行数据信号进行解码和将解码后的串行数据信号与预定数字数据序列进行比较的步骤。当判定解码后的串行数据的一部分与预定数字数据序列相匹配时，对与解码后的串行数据信号的匹配部分相对应的串行数据信号部分做标记。
同时物理协议分析

[实用新型]一种基于串行数据传输的背板-CN201521018801.7有效
发明人：胡秀芝;苏位峰;卫三民;殷晓刚 -专利权人：中国西电电气股份有限公司;北京西电华清科技有限公司
申请日： 2015-12-09 - 公布日： 2016-05-18 - 主分类号： G06F13/40 文献下载
摘要：本实用新型提供一种扩张能力强，成本低的基于串行数据传输的背板。其包括串行背板总线、CPU板和多个电路板，所述背板上设置总线控制器和总线开关；所述CPU板和电路板分别通过串行背板总线连接背板，CPU板用于处理多个电路板之间信号；每一个电路板上安装有总线驱动器和总线接口芯片；所述总线开关根据总线控制器的指令选择电路板之间的数据传输路径。本实用新型提供了一种基于串行数据传输的背板，通过将总线控制器和总线开关设置于背板上，每一电路板上各安装有一个总线驱动器和一个总线接口芯片，并采用串行数据进行数据传输；从而解决了在多个电路板之间的串行数据传输，通过总线开关实现各电路板间数据信息交换，不仅扩展能力强，而且成本低。
一种基于串行数据传输背板

[发明专利]通讯系统设备串口管理装置及方法-CN200710161512.6有效
发明人：杨德朝 -专利权人：中兴通讯股份有限公司
申请日： 2007-09-24 - 公布日： 2008-02-20 - 主分类号： H04L12/24 文献下载
摘要：本发明涉及一种通讯系统设备串口管理装置及方法，该装置包括本地串口、接口单元、串口驱动单元、主控单元、串行数据总线和总线驱动单元，其中，本地串口用于对外提供数据的输入输出接口，接口单元用于连接本地串口和总线驱动单元，总线驱动单元用于完成数据缓存、总线驱动以及总线通信，串行数据总线用于连接不同总线驱动单元，串口驱动单元用于实现串行数据的收发控制，主控单元，用于串行数据的处理和/或总线数据传输控制。
通讯系统设备串口管理装置方法

[发明专利]总线仿真设备-CN01111394.4无效
发明人：隈田一郎 -专利权人：索尼公司
申请日： 2001-02-10 - 公布日： 2001-08-15 - 主分类号： G06F13/00 文献下载
摘要：总线仿真设备包括串行传送通道,用于将来自外设电路的并行数据变换为串行数据并提供给串行传送通道的并－串行变换电路和用于将来自外设电路的串行数据变换成并行数据并提供给外设电路的串行并行电路的串行接口电路,用于将来自串行接口电路的串行数据提供给在串行接口电路中连接到作为上述并行数据的传送目的的外设电路的串行接口电路的网络集线器电路,和用于连接它们的网络,并且安装在LSI或印制电路板上以便代替并行总线。
总线仿真设备

[实用新型]MVB网关及数据传输系统-CN201821412548.7有效
发明人：罗仁胜 -专利权人：广州众志诚信息科技有限公司
申请日： 2018-08-30 - 公布日： 2019-04-19 - 主分类号： G06F13/40 文献下载
摘要：本实用新型涉及一种MVB网关及数据传输系统，该MVB网关包括：第一总线接口电路、数据转换电路以及一个或多个第二总线接口电路；其中，第一总线接口电路包括MVB接口电路；第二总线接口电路包括UART接口电路、CAN接口电路或PCI接口电路，第一总线接口电路连接数据转换电路，用于与数据转换电路进行并行数据交互；数据转换电路用于将并行数据转换为串行数据，或将串行数据转换为并行数据；第二总线接口电路连接数据转换电路，用于与数据转换电路进行串行数据交互；在第一总线与第二总线之间实现不同数据协议之间的转换，以实现在MVB总线与其他协议总线上的数据类型的转换和数据的传输，为MVB总线提供多种接口，满足多种接口设备的要求
总线接口电路数据转换电路并行数据总线数据传输系统串行数据连接数据转换电路转换串行数据转换本实用新型接口设备数据类型数据协议传输

[发明专利]串行通信装置-CN201711395761.1有效
发明人：郭明昆;孟建熠;邱蔚;杨军 -专利权人：杭州中天微系统有限公司
申请日： 2017-12-21 - 公布日： 2020-02-14 - 主分类号： G06F13/40 文献下载
摘要：本发明提供一种串行通信装置。所述装置包括：APB总线接口模块、输入输出接口模块、控制模块、收发使能模块、移位寄存模块及中断产生模块，其中，移位寄存模块通过APB总线接口模块获取主机下发的写数据，在移位使能信号有效时，将写数据串行移出，移出的串行数据通过输入输出接口模块下发到从机，以及，通过输入输出接口模块获取从机上传的串行数据，在移位使能信号有效时，将串行数据串行移入，并根据移入的串行数据得到读数据，读数据通过APB总线接口模块上传到主机本发明能够节约主机串行通信时所消耗的资源。
串行通信装置

[发明专利]一种无人电动拖拉机测试与监控系统-CN202210614538.6在审
发明人：时豪冰;赵凯宾;李延武;张丹枫;关振玉 -专利权人：洛阳问鼎智能装备有限公司
申请日： 2022-05-31 - 公布日： 2022-10-14 - 主分类号： G01M17/007 文献下载
摘要：本发明公开了一种无人电动拖拉机测试与监控系统，包括CAN总线‑串行总线数据转换器、串行数字传输电台及天线、USB接口CAN总线数据收发设备、计算机和上位机测试监控软件；被测试车辆车身安装CAN总线‑串行总线数据转换器、串行数字传输电台和天线，CAN总线‑串行总线数据转换器、串行数字传输电台及天线、USB接口CAN总线数据收发设备、计算机和上位机测试监控软件安装于用户测试控制台，本无人电动拖拉机测试与监控系统可以满足各种测试条件下的车辆测试与监控使用需求
一种无人电动拖拉机测试监控系统

[实用新型]数据处理装置-CN201320042495.5有效
发明人：李超;霍晨生;苗家旺;杨继伟;李世鹏 -专利权人：北京旋极信息技术股份有限公司
申请日： 2013-01-25 - 公布日： 2013-07-10 - 主分类号： G06F13/38 文献下载
摘要：本实用新型提供了一种数据处理装置。涉及通信领域；解决了RapidIO总线低位宽并行处理方法彼时大、增加后端设计难度的问题。该装置包括：处理器、第一CRC模块和RAM缓存；所述处理器通过RapidIO串行总线接口与RapidIO串行总线相连，并自所述RapidIO串行总线接收到的串行总线数据转换为并行数据缓存至所述RAM缓存；所述第一CRC模块能够处理的并行数据位宽大于16bit并为16bit的整数倍。本实用新型提供的技术方案适用于RapidIO串行数据处理，实现了低延时的数据传输。
数据处理装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条