[发明专利]时钟同步方法及其所用的装置无效
| 申请号： | 99122001.3 | 申请日： | 1999-10-22 |
| 公开（公告）号： | CN1157024C | 公开（公告）日： | 2004-07-07 |
| 发明（设计）人： | 河内义和 | 申请（专利权）人： | 恩益禧电子股份有限公司 |
| 主分类号： | H04L12/28 | 分类号： | H04L12/28;H03K19/096 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 穆德骏 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种通过减少同步所需的存储容量而被简化的时钟同步电路。该时钟同步电路包括存储器、写指针产生电路、数据保持检测电路和读指针产生电路。数据保持检测电路检测到存储器中不存在数据时，读指针产生电路将输入或输出时钟中的任一个或全部重新初始化。在完成数据写入存储器的操作后，由写指针产生电路和读指针产生电路更新各指针、并通过往存储器中写入数据或从存储器中读出数据把与输入时钟同步输入的数据和输出时钟同步输出。 | ||
| 搜索关键词： | 时钟 同步 方法 及其 所用 装置 | ||
【主权项】：
1.时钟同步方法，同步一时钟以便把数据从工作在第一时钟下的第一电路通过一个可独立地从其输入端和输出端对其进行访问的存储装置传送到按照第二时钟工作的第二电路的方法，其特征在于包括：在所述存储装置中存储由所述第一电路传送的所述数据；检测存入所述存储装置的所述数据是否为有效数据；如果判断是肯定的，则响应所述时钟而更新所述存储装置的访问指针；-如果判断是否定的，则响应所述时钟而重新初始化所述存储装置的所述访问指针；以及通过用所述访问指针访问所述存储装置，而与所述第二时钟同步地输出与所述第一时钟同步输入的数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司，未经恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/99122001.3/，转载请声明来源钻瓜专利网。
