[发明专利]用于n位源字与相应的m位信道字之间相互编码/解码的设备无效
| 申请号： | 98804418.8 | 申请日： | 1998-12-07 |
| 公开（公告）号： | CN1126261C | 公开（公告）日： | 2003-10-29 |
| 发明（设计）人： | J·卡尔曼;T·纳卡瓜瓦;Y·舒恩普库;T·纳拉哈拉;K·纳卡穆拉 | 申请（专利权）人： | 皇家菲利浦电子有限公司 |
| 主分类号： | H03M5/14 | 分类号： | H03M5/14 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 邹光新,王忠忠 |
| 地址： | 荷兰艾恩*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在此公开一种用于把二进制源信号(S)的数据位流编码为二进制信道信号(C)的数据位流的设备，其中，该源信号的位流被分为n位源字(x1，x2)，该设备包括适于把所述源字变换为相应的m位信道字(y1，y2，y3)的变换装置(CM)，该变换装置(CM)还适于把n位源字变换为相应的m位信道字，这样对于p个连续n位源字的每个组的变换基本保持奇偶性(表I)(图1)。n、m和p之间的关系保持为m＞n≥1，p≥1，并且p可变。优选地，m＝n+1。该设备适于把在二进制源信号的位流中的8位位序列“00010001”变换为二进制信道信号的12位位序列“100010010010”，并且把8位位序列“10010001”变换12位位序列“000010010010”，以限制在信道信号中重复的最小过渡游程长度。另外其他8位序列需要特殊编码为12位位序列，以把信道信号的k约束条件限制为7。另外，公开一种用于把通过编码设备获得的通信信号解码的解码设备。 | ||
| 搜索关键词： | 用于 位源字 相应 信道 之间 相互 编码 解码 设备 | ||
【主权项】：
1.一种用于把二进制源信号的数据位流编码为二进制信道信号的数据位流的设备，其中，该源信号的位流被分为n位源字，该设备包括适于把所述源字变换为相应的m位信道字的变换装置，该变换装置适于把p个连续n位源字的组变换为相应的p个连续m位信道字的组，这样用于p个连续n位源字的每个组的变换基本保持奇偶性，其中n、m和p为整数，m＞n≥1，p≥1，并且p可变，其特征在于，该变换装置适于把在二进制源信号的位流中的8位位序列“00010001”变换为二进制信道信号的12位位序列“100010010010”。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皇家菲利浦电子有限公司，未经皇家菲利浦电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98804418.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种9B/10B编解码方法-202011617755.8
- 梁科;王元龙 - 天津瑞发科半导体技术有限公司
- 2020-12-30 - 2022-09-09 - H03M5/14
- 本发明公开了一种9B/10B编码方法，用于将9比特源序列集编码为10比特目标序列集。所述9比特源序列集包含第一类9比特源序列集、第二类9比特源序列集、第三类9比特源序列集。第一类9比特源序列集只包含差异值为1和‑1的9比特源序列，在第一类9比特源序列集中每一个序列的同一位置插入1比特数据“0”或“1”后，编码为10比特目标平衡序列；第二类9比特源序列集择一地只包含差异值为3的9比特源序列或只包含差异值为‑3的9比特源序列，在第二类9比特源序列集中的每一个序列插入1比特数据“0”或“1”，编码为一对差异值为±2的10比特目标非平衡序列；第三类9比特源序列集中的每一个序列编码为一对互为相反数的10比特目标非平衡序列。
- 一种NRZ编码电路、编码器及高速接口电路-201911223818.9
- 余长亮;蒋湘 - 烽火通信科技股份有限公司;武汉飞思灵微电子技术有限公司
- 2019-12-03 - 2022-09-09 - H03M5/14
- 本发明公开了一种NRZ编码电路及应用该编码电路的高速接口电路，涉及半导体集成电路领域，所述NRZ编码电路包括并行转串行电路、时钟倍频电路和输出整形电路，并行转串行电路用于根据参考时钟CLK将两路同步的并行数据转换成一串行数据；时钟倍频电路用于根据参考时钟CLK得到速率倍增的倍频时钟信号；输出整形电路用于在倍频时钟信号下将所述串行数据整形为数字信号后进行输出，得到NRZ编码信号。本发明提供的NRZ编码电路，可以在并行转串行接口电路中实现NRZ速率倍增，对于PAM4信号和NRZ信号，同时实现了相同的最大调制速率。
- 一种利用自适应泛化变换的PLC信号重构方法和系统-202010805167.0
- 翟明岳 - 广东石油化工学院
- 2020-08-12 - 2020-11-06 - H03M5/14
- 本发明的实施例公开一种利用自适应泛化变换的PLC信号重构方法和系统，所述方法包括：步骤101获取按时间顺序采集的信号序列S；步骤102求取信号二阶差分序列；步骤103求取自适应泛化变换调整因子；步骤104求取空间因子；步骤105求取重构后的信号序列。
- 相不变码字的组-201480074527.7
- M.D.高巴茨;R.尤利奇尼;S.J.辛斯克 - 惠普发展公司，有限责任合伙企业
- 2014-01-31 - 2020-06-05 - H03M5/14
- 在本文中公开了用于在含数据介质上对信息编码和解码的系统、非瞬时计算机可读介质和方法。读取包括位串的消息。可以将消息中的多个子串与相不变码字相关联。
- 一种针对片上网络的低功耗、抗串扰的编解码方法及编解码装置-201611129892.0
- 徐长卿;刘毅;杨银堂;牛玉婷 - 西安电子科技大学
- 2016-12-09 - 2019-06-28 - H03M5/14
- 本发明提供一种抑制串扰的低功耗编解码方法及其编解码器，能够有效减小数据传输的动态功耗，并提高数据传输的质量。本发明从减少数据间的翻转次数的角度考虑，改变数据的编码方式，相比于原始数据，翻转次数可降低37.56％，有效地降低了数据传输中的动态功耗；通过在最劣串扰情况下，插入屏蔽码的方式，在尽可能降低额外功耗的前提下，有效地减少了数据间串扰的发生。对于随机数据源，本发明在避免最劣串扰的同时，降低了37.51％的传输功耗。
- 差错检测RLL码的编码-201480009894.9
- A·坦托斯 - 微软技术许可有限责任公司
- 2014-02-17 - 2019-03-29 - H03M5/14
- 一种在计算系统的编码器中编码包括一个或多个n位码元的数据集的方法包括确定具有离彼此2或更大汉明距离的多个n+2位代码字。在一实施例中，编码采用8B10B差错检测RLL码，具有最大行程长度6以及有界数量差，提供了14个代码字用于表示数据和14个控制字。
- 一种数字方式控制B码AC码产生的装置-201621459347.3
- 张建宏 - 西安宏泰时频技术有限公司
- 2016-12-29 - 2017-09-01 - H03M5/14
- 本实用新型具体涉及一种数字方式控制B码AC码产生的装置，包括数控振荡器，用于产生数字正弦信号；第一数模转换器，根据所述数字正弦信号输出正弦波；幅度信号产生器，根据输入的幅度值产生用于控制数字电位器的控制信号；数字电位器，根据所述控制信号产生精确的电阻，并精确控制运算放大器的放大倍数；运算放大器，根据所述正弦波和所述放大倍数，产生幅度可控的B码AC码。本实用新型采用数字方式控制B码AC码的产生，利用高精度的数模转换实现AC码的相位、调制比和幅度的精确控制；本实用新型可以实现峰值从0.5V到10V以及调制比从12到16的自由调，使用灵活方便，结构简单，可靠性高，精度高。
- 一种高速时钟域内的NRZI解码电路-201110213468.5
- 左耀华;居晓波 - 上海华虹集成电路有限责任公司
- 2011-07-28 - 2017-03-15 - H03M5/14
- 本发明公开了一种高速时钟域内的NRZI解码电路，包括一个比特结束定位模块，五个寄存器，一个NRZI解码模块。比特结束定位模查找出外部输入数据在高速时钟内的结束标示位，并经两级高速时钟的寄存器同步后，送入到NRZI解码模块做解码操作的控制信号；外部输入数据经两级高速时钟的寄存器同步后送入到NRZI解码模块进行NRZI解码运算，运算完成后，经高速时钟的寄存器同步后产生输出结果。本发明的高速时钟域内的NRZI解码电路，能缩短NRZI解码所需的时间，节省系统资源。
- 高精度时间传递编码与解码方法及其编码与解码装置-201310342084.2
- 吴龟灵;胡亮;沈建国;邹卫文;陈建平 - 上海交通大学
- 2013-08-07 - 2013-12-04 - H03M5/14
- 一种改进的IRIG-B时间码格式，在保留标准IRIG-B时间码脉宽编码方式的基础上增加信息域：时间间隔域，用于携带本地时间信号与接收到的时间信号间的时间间隔，用户自定义或填充域，用来携带用户自定义的时间和/或控制信息；以及高精度时间传递编码与解码方法及其编码与解码装置。本发明改进的IRIG-B时间码可以携带更多的信息，用同一信道实现双向时间比对的时间信息与测试信息的传递、提高实时性，编码输出的时间码与待传递时间信号的准时时刻，以及解码输出的时间信号与输入的时间码的准时时刻严格同步，减小编码和解码处理引入的抖动及其与处理频率的相关性，提高时间传递的精度，实现高精度时间传递。
- 一种NRZI编解码并行电路-201110211113.2
- 左耀华 - 上海华虹集成电路有限责任公司
- 2011-07-26 - 2013-01-30 - H03M5/14
- 本发明公开了一种NRZI编解码并行电路，包括：N+1个二选一选择器和N个同或运算单元；第一个二选一选择器受同步信号控制，接收NRZI编解码电路的初始值和第N+1个二选一选择器的输出数据，输出数据给第一个同或运算单元；第N+1个二选一选择器受控制信号控制选择的输出数据直接输出到第一个二选一选择器；第M个二选一选择器接受外部数据和第M-1个同或运算单元的输出数据，并受控制信号控制选择输出数据，输出到各自对应的同或运算单元，M≤N；同或运算单元，接收外部数据和其各自对应的二选一选择器的输出数据，进行同或运算并输出运算结果。本发明的NRZI编解码并行电路，应用于半双工电路时，能实现NRZI编解码功能，有效地降低电路功耗。
- 一种NRZI编码的并行设计电路-201110061717.3
- 左耀华 - 上海华虹集成电路有限责任公司
- 2011-03-15 - 2012-09-19 - H03M5/14
- 本发明提供一种NRZI编码的并行设计电路，由一个二选一选择器和八个同或运算单元构成，输入位宽为8比特。二选一选择器在同步信号sync的控制下输入NRZI编码运算的初始值，八个同或运算单元XNOR采样外部输入的八位数据，同时进行同或运算并产生运算结果。通过本发明提供的方案，能降低电路工作时钟频率，同时有效降低电路的功耗。
- 一种适用于NRZ编码信号的TYPEB全速率解码电路-201110357128.X
- 王德明;胡建国;谭洪舟 - 广州中大微电子有限公司
- 2011-11-12 - 2012-06-27 - H03M5/14
- 本发明公开了一种适用于NRZ编码信号的TYPEB全速率解码电路，包括启动电路，状态机处理电路及第一计数器和第二计数器，所述启动电路识别来自射频模拟电路的帧数据并激活状态机处理电路,所述第一计数器输出端连接有一脉冲产生电路，脉冲产生电路通过一多路选择器与状态处理电路连接，所述第二计数器根据状态机处理电路的状态跳转计数。所述多路选择器根据不同的比特率选择一个来自脉冲产生电路的代表比特速率的合适脉冲，本发明依靠多路选择器选择代表不同比特速率信号的脉冲信号，保证NRZ编码的稳定接收，避免信号边沿误触发毛刺带来的接收问题，并通过计数值配置方法使得四种通信速率均共用一个电路实现，大幅度节省了功耗和面积。
- 用于采用高速串行链路的存储系统的译码系统-200980143644.3
- 李承钟;沈大尹 - 晶像股份有限公司
- 2009-09-30 - 2012-05-30 - H03M5/14
- 公开了采用译码器的方法、装置和系统。译码器用于接收包括第一代码块和第二代码块的传入流，并将第一代码块划分成第一小代码块，且将第二代码块划分成第二小代码块。该译码器进一步用于对使用一个或多个串行线路进行通信的存储器译码，其中译码包括对第一代码块的第一小代码块和第二代码块的第二小代码块译码，其中执行对第一和第二块的译码以使最大行程长度得以保持。
- 编码输入位序列的方法和设备以及相应解码方法和设备-201080015658.X
- 陈衢清;蔡康颖;陈志波;滕军 - 汤姆森特许公司
- 2010-03-30 - 2012-03-21 - H03M5/14
- 本发明在编码和解码位序列的领域中做出。本发明提出了压缩编码0和1同等频繁出现的输入位序列(IBS)的设备，包含适用于接收输入位序列(IBS)的紧随其后位的位对作为输入和用于输出其它位序列(OBS)的进一步位的XOR门(XOR)；将一个位加入所述其它位序列(OBS)中的部件，其中加入位是与输入位序列(IBS)的主位相等的主位或与输入位序列(IBS)的最后位相等的最后位；以及编码其它序列的部件。XOR门(XOR)将输入位序列(IBS)变换成0和1的出现频率比输入位序列(IBS)更不均衡的其它位序列(OBS)。
- 一种9B/10B码的编码方法-200910243680.9
- 贾惠波;周少飞;马骋;熊剑平 - 清华大学
- 2009-12-22 - 2010-06-30 - H03M5/14
- 本发明公开了一种9B/10B码的编码方法，包括以下步骤：将9bit码字划分为三个码段，并进行映射得到负极性10bit码字；计算负极性10bit码字的不平衡度，并根据不平衡度计算正极性10bit码字；计算当前信道码流极性，并根据极性选择负极性10bit码字或正极性10bit码字输出，以实现直流均衡。该方法利用正负极性偏差的跳转，实现编码的直流控制，具有编码效率高、直流特性好的优点。
- 用于近场通信系统的差分米勒编解码方法和装置-200810177903.1
- 张维华;金亨一;罗栋元;李相研 - 爱思开电讯投资(中国)有限公司
- 2008-11-21 - 2010-06-16 - H03M5/14
- 本发明涉及用于近场通信(NFC)系统的差分米勒编码方法和装置及差分米勒解码方法和装置。该差分米勒编码方法包括：判断当前比特是第一种比特还是第二种比特；如果当前比特是第一种比特，则产生与前一个波形不同的当前波形，如果当前比特是第二种比特，则产生与前一个波形相同的当前波形；其中，当前波形和前一个波形都有空隔，并且，如果当前波形和前一个波形不同，则它们的空隔处于不同的位置。因此，编码装置只需判断当前比特是第一种比特还是第二种比特，就可根据判断结果决定用哪种波形来表示当前比特。同样，解码装置只需比较前后两个波形，即可进行解码。这样，可以快捷、简单地进行编码和解码，而且，攻击者很难进行数据篡改。
- 一种高速8B/10B编码器和解码器及其对错误输入的处理方法-200910236064.0
- 王东辉;王琪;华斯亮;侯朝焕;张铁军 - 中国科学院声学研究所
- 2009-10-19 - 2010-03-17 - H03M5/14
- 本发明提供了一种高速8B/10B编码器和解码器及其对错误输入的处理方法，编码器包括：数据字符预编码模块、RD计算模块和数据字符预编码修正模块，该编码器采用流水线结构和并行处理方法；所述的数据字符预编码模块和数据字符预编码修正模块、RD计算模块分别进行预编码和后修正，所述的数据字符预编码模块在第一级流水中对输入数据进行预编码，并通过RD_turn模块计算当前输入码字是否会导致RD发生翻转；所述的RD计算模块在第二级流水线中计算经过当前码字后的RD值，并利用上一个时钟周期计算所得的RD值来对当前码字的预编码结果进行修正。本发明应用于高速串行接口中，均采用流水线结构和并行处理方法，从而简化了电路设计，缩短了关键路径，并提高了速度。
- 转换信息字序列为调制信号的方法，编码设备，记录设备-200910117965.8
- K·A·肖汉默因明克 - 皇家菲利浦电子有限公司
- 1995-02-01 - 2009-09-30 - H03M5/14
- 转换m-bit信息字序列(1)到被调制信号(7)的方法。对序列的每个信息字，n-bit的码字(4)被传递。被传递的码字(4)被转换成被调制信号(7)。码字(4)至少在第一类型的一个组(G11，G12)和第二类型的一个组(G2)上分布。为了进行第一类型的组(G11，G12)的每个码字的传递，相关组建立第一类编码状态(S1，S4)。当属于第二类型组(G2)的每个码字(4)被传递时，由属于被传递码字的信息字所确定的第二类编码状态(S2，S3)被建立。当码字(4)之一被指派给接收到的信息字(1)时，这个码字是从取决于编码状态(S1，S2，S3，S4)的码字集(V1，V2，V3，V4)中选择。属于第二类编码状态(S1，S2)的码字集(V2，V3)是反意集。在这种编码方法中，可由序列中码字确立的唯一性比特组合数被扩大。藉助于这样的方法，即首先转换被调制信号(7)到码字序列(4)，而后取决于要被转换的码字并取决于位于相对于码字的预定位置的比特串的比特的逻辑值，指派信息字(1)给每个来自序列的码字，可把这样得到的被调制信号(7)再转换为信息字(4)。此外还公开了记录设备和读出设备。
- 一种二维非隔离位约束编解码方法及编解码器-200910042438.5
- 刘继斌 - 湖南大学
- 2009-01-07 - 2009-09-23 - H03M5/14
- 本发明公开了一种二维非隔离位约束编解码方法及其装置，能在以“页”面方式的二维数据存储如全息存储和二维光盘存储等环境下，将数据流转化成满足非隔离位约束的二维数据阵列。所述二维非隔离位约束编码方法包括将输入数据进行分割成特定长度的子块；然后按照64个码字约束规则将子块转化成二维约束子阵列；最后将生成的二维约束子阵列级联成满足预先指定约束的二维约束阵列。本发明设计了码率等于6∶8的二维非隔离位约束编解码方法，和已有的状态相关编解码方法相比，本发明中的编码器由于只有唯一的一个状态，因此不会因译码错误而导致误码的灾难性传播，因具有较好的综合性能，编码器结构简单、易于硬件实现。
- 用于调制编码和解码的方法、装置和系统-200810166750.0
- T·米特尔豪泽 - 国际商业机器公司
- 2008-10-23 - 2009-05-13 - H03M5/14
- 本发明提供了用于将二进制输入数据流划分成用于供应到调制编码系统(5)中相应调制编码器(26，27)的两个二进制输出流的方法和装置。将4进制枚举编码算法应用于输入位流中一连串输入字的各输入字以根据输入字产生一连串4进制输出符号(zi)。4进制算法在输入字的奇数和偶数交织中同时编码相应的j＝∞菲波纳契码，使得该一连串输出符号(zi)的相应对应位所形成的两个位序列是范围受限码字。然后通过分离根据各相继输入字生成的两个范围受限码字来产生两个二进制输出流。二进制输出流然后可以由相应调制编码器(26，27)单独编码，并且对编码器输出进行交织以产生受调制约束的输出流。也提供对应解码系统。
- 多通道多进制数字信号的脉冲组持续时间编码及解码方法-200710118643.6
- 杨章远;郭力 - 中国科学院过程工程研究所
- 2007-07-11 - 2009-01-14 - H03M5/14
- 本发明公开了一种多通道多进制数字信号的编码及解码技术。该技术在单通道二进制数字信号脉冲组持续时间编码方法专利技术的基础上，提供了多通道传输信道划分和多进制数字编码的技术，同时提供了相应的信号滤波和解码技术。该编码方法表现出在数字传输距离和速率两个方面对于当前相关技术的改进。本发明可用于电话电缆和其他介质传输数字信号。
- 具有约束d=1,r=2的、具有奇偶互补字分配的码的编码器和编码方法-200680047887.3
- W·M·J·M·科恩;A·P·希克斯特拉;H·亚马吉斯;M·诺达 - 皇家飞利浦电子股份有限公司;索尼公司
- 2006-12-08 - 2009-01-07 - H03M5/14
- 目前已知的d＝1码具有长的列，包括连续的2T游程和总体高频率出现的最短的2T游程，这降低了比特检测器的性能。通过使用MTR约束为2的码，实现比特检测器的改进。提供以系统方式构建的码，提供MTR约束2。公开了这种码的变形，其中使用一个子码，将编码状态划分成编码类以及将码字划分成码字类型。然后，对于给定子码，可以将类型t的码字与下一子码的码字级联，如果所述下一子码的所述后继码字属于索引为Tmax+1t的编码类的编码状态之一的话。在根据本发明的码中，总体码具有这样的特性，对于DC控制比特的两个值中的每一个(是给定用户字的一部分)，从有限状态机的任何可能状态开始从相同的消息比特序列编码的各个信道比特序列，将具有对于从开始状态一直到两个编码器路径合并处的状态产生的序列相反的奇偶。对于编码器路径不合并的情况，则没有这样的约束。最后，公开了具有下列特性的新的d＝1，k＝10滑动块可译码RLL码：(i)它具有r＝2约束，这是与速率R＝2/3相兼容的最低MTR值；(ii)由于它的紧2到3映射，它允许实际SISO－RLL译码；和(iii)该新码使用用于DC控制的奇偶互补字分配(PCWA)。
- 具有本地奇偶校验的直流平衡6B/8B传输代码-200480042374.4
- 阿尔伯特·X·维德梅尔 - 国际商业机器公司
- 2004-06-10 - 2007-11-21 - H03M5/14
- 本发明提供了一种将六位数据和四个控制矢量打包成八位格式的传输代码。从包括一个或多个六位源矢量的输入数据流产生直流(DC)平衡6B/8B传输代码。根据八个二进制数字编码矢量集合创建给定编码矢量。给定编码矢量具有八个二进制数字，并且给定编码矢量对应于给定六位源矢量。八个二进制数字编码矢量集合中的每个编码矢量是平衡的。输出给定编码矢量。
- 调制装置、调制方法、调制程序、以及调制程序记录介质-200710097248.4
- 中川俊之 - 索尼株式会社
- 2007-04-28 - 2007-10-31 - H03M5/14
- 本文披露了一种调制装置，包括：第一转换装置，用于根据将用作第一数据模式的偶/奇性保存转换模式与第一码模式关联的第一表，将作为与第一数据模式匹配的部分的、包括在处理数据中的部分转换成第一码模式；第二转换装置，用于根据将用作第二数据模式的偶/奇性保存违反转换模式与第二码模式相关联的第二表，将作为与第二数据模式匹配的部分的、包括在处理数据中的部分转换成第二码模式；以及选择装置，用于选择第一码模式或第二码模式，其中，如果已将DSV控制比特插入处理数据中，则禁止由第二转换装置执行的将所述部分转换为第二码模式的处理。
- 用于编码具有R=2的RMTR约束条件的代码的编码器和方法-200580031098.6
- W·M·J·M·科恩 - 皇家飞利浦电子股份有限公司
- 2005-09-08 - 2007-08-22 - H03M5/14
- 当前已知的编码器具有包括降低比特检测器的性能的接连的2T个运行的长串。通过使用具有2的RTMR约束条件的代码，得到比特检测的改进。给出以系统方式构建的、提供2的RTMR约束条件的代码。公开了这样的代码的几个版本，其中使用一个或多个子代码，其中编码状态被划分成按照对于最前面的比特的或多或少的严格的约束条件排序的编码类别，以及其中码字被划分成按照对于结尾比特的或多或少的严格的约束条件排序的码字类型。然后，对于给定的子代码，类型t的码字可以与下一个子代码的码字级联，如果所述下一个子代码的所述以后的码字属于具有下标Tmax+1－t的编码类别的一个编码状态的话。
- 用RLL（1，K）和MTR（2）约束的调制编码-200580031134.9
- W·M·J·M·科恩;A·帕迪伊 - 皇家飞利浦电子股份有限公司
- 2005-09-09 - 2007-08-22 - H03M5/14
- 本发明涉及一种通过界定扫描宽度(d，k)的信道代码将用户比特流转变为编码比特流的方法，其中信道代码具有d＝1的约束。为了确保在码元检测检测性能上的改进，实行r＝2的附加RMTR约束以限制d＝1约束所允许的最低扫描的两个最大数。该代码的其它优点是基于两个不同的k约束限制了维特比比特检测器的回溯深度，公开了这样的d＝1和r＝2代码的结构。
- 调制设备和方法、以及数字和值控制比特产生方法-200610108212.7
- 中川俊之;冈村完成;飞田实 - 索尼公司
- 2002-12-10 - 2007-02-21 - H03M5/14
- 一种调制设备、一种调制方法和一种DSV控制比特产生方法，能够抑制调制设备的电路规模的增长。将输入数据串提供给DSV控制比特确定部件(31)，DSV控制比特确定部件(31)确定要被插入到输入数据串中的DSV控制比特。同时，将输入数据串提供给延迟处理部件(32)，将其延迟预定延迟时间，然后将其提供给确定DSV控制比特插入部件(33)。确定DSV控制比特插入部件(33)将DSV控制比特插入到由延迟装置提供的输入数据串的预定位置，并将该输入数据串提供给调制部件(34)。调制部件(34)根据预定变换规则(例如1，7PP调制)，将插入DSV控制比特的输入数据串调制成码串。
- 数据调制、解调方法和设备、及代码排列方法-200610000506.8
- 沈载晟;金珍汉;丁奎海 - 三星电子株式会社
- 2003-09-27 - 2006-07-12 - H03M5/14
- 在数据解调方法和设备以及代码排列方法中，多路复用器通过将预定的多路复用方法应用于每个伪随机数据流，用预定位的多路复用信息，将按预定的长度划分的数据流多路复用为多种类型的伪随机数据流。编码器对这些多种类型的伪随机数据流进行RLL调制，以便产生包括最小DC分量的调制后码流。多路复用器用多路复用信息不连续地扰频输入数据流，来产生随机数据流。编码器不用添加了附加位的DC控制子码转换表就对每个多路复用数据流进行弱无DC RLL调制，并提供在多路复用的、RLL调制的码流中的包括最小DC分量的码流。
- 一种组合编码器和组合解码器-200410090298.6
- 全士玉;刘运华;唐德智 - 华为技术有限公司
- 2004-11-04 - 2006-05-10 - H03M5/14
- 本发明公开了一种组合编码器，以解决现有的编码器在使用中其性能受到限制的问题；该编码器将多个单个编码器进行内部级联，从而得到一个与单个编码器功能相同但具有更高编码性能的新的编码器。该新编码器内部通过逻辑优化，有效避免了时序瓶颈的产生，从而获得了更好的时序效果。本发明同时公开了一种组合解码器。
- 比特检测方法和装置-03823598.6
- W·M·J·M·科伊内;A·H·J·伊明克;J·W·M·伯格曼斯 - 皇家飞利浦电子股份有限公司
- 2003-09-17 - 2005-10-26 -
- 本发明涉及一种用于检测在记录载体上存储的信道数据流的各比特的比特值的比特检测方法，其中，信道数据流驻留在一个N维的比特网格中并且包含多个邻接的比特单元，每个比特单元包含至少一个比特，其中，对信道数据流的比特检测是通过一个迭代程序执行的，每次迭代都是基于所述比特单元执行的，其中，比特单元的各比特的比特值被所述迭代程序根据所接收的所述比特单元的各比特的HF信号值检测。所提出的方法包含一个初始化步骤、一个更新步骤和迭代，使得该方法以迭代但非递归的方式检测比特，这允许实现方式中的高度并行处理。在所提出的比特检测方法中，使用一个基于为包括多个比特的比特单元的每个比特所接收的HF信号和参考HF信号的差的评估标准，其中，参考HF信号取决于要被更新的比特的比特值以及该比特的各相邻比特，所述相邻比特的比特判定已经在在先的迭代步骤中被使用。因此，可以实现特别是二维光学存储的高容量，这显著地改善了阈值检测器的性能。因此，按照本发明的比特检测方法不禁止以高数据速率为目标的实现方式。
- 专利分类
