[发明专利]一种FPGA通用IO动态配置上下拉电阻的方法在审
申请号: | 202211363666.4 | 申请日: | 2022-11-02 |
公开(公告)号: | CN115694473A | 公开(公告)日: | 2023-02-03 |
发明(设计)人: | 崔炳磊;史卫东;吴焜;林茂 | 申请(专利权)人: | 上海中基国威电子股份有限公司;广州中基国威电子科技有限公司 |
主分类号: | H03K19/17788 | 分类号: | H03K19/17788 |
代理公司: | 上海汇齐专利代理事务所(普通合伙) 31364 | 代理人: | 童强 |
地址: | 200000 上海市浦东新区中国*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种FPGA通用IO动态配置上下拉电阻的方法,包括以下步骤:S1、添加上下拉驱动IO;S2、添加串联电阻,根据开发方案的需求在通用IO和上下拉驱动IO间串联电阻;S3、添加输出使能端;S4、添加输出驱动端。本发明利用FPGA的IO资源富裕的特性,为每个需要动态配置上下拉的通用IO,增加一个上下拉驱动IO,可实现FPGA的通用IO动态配置上下拉电阻。 | ||
搜索关键词: | 一种 fpga 通用 io 动态 配置 下拉 电阻 方法 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海中基国威电子股份有限公司;广州中基国威电子科技有限公司,未经上海中基国威电子股份有限公司;广州中基国威电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/202211363666.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 一种FPGA通用IO动态配置上下拉电阻的方法-202211363666.4
- 崔炳磊;史卫东;吴焜;林茂 - 上海中基国威电子股份有限公司;广州中基国威电子科技有限公司
- 2022-11-02 - 2023-02-03 - H03K19/17788
- 本发明公开了一种FPGA通用IO动态配置上下拉电阻的方法,包括以下步骤:S1、添加上下拉驱动IO;S2、添加串联电阻,根据开发方案的需求在通用IO和上下拉驱动IO间串联电阻;S3、添加输出使能端;S4、添加输出驱动端。本发明利用FPGA的IO资源富裕的特性,为每个需要动态配置上下拉的通用IO,增加一个上下拉驱动IO,可实现FPGA的通用IO动态配置上下拉电阻。
- 专利分类