[发明专利]西格玛沟槽刻蚀方法、锗硅外延层的形成方法及PMOS器件在审
| 申请号： | 201910694171.1 | 申请日： | 2019-07-30 |
| 公开（公告）号： | CN110416088A | 公开（公告）日： | 2019-11-05 |
| 发明（设计）人： | 邱靖尧 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/08 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 郭四华 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及西格玛沟槽刻蚀方法和锗硅外延层的形成方法及PMOS器件，涉及半导体集成电路制造技术，通过在干法刻蚀后进行两次湿法刻蚀，第一次湿法刻蚀形成西格玛沟槽的初始形貌，第二次湿法刻蚀控制西格玛沟槽的关键尺寸，以此提高对西格玛沟槽形貌的控制能力，进而提高PMOS器件性能及器件间参数的一致性。 | ||
| 搜索关键词： | 湿法刻蚀 锗硅外延层 沟槽刻蚀 半导体集成电路制造 形貌 干法刻蚀 沟槽形貌 控制能力 | ||
【主权项】：
1.一种西格玛沟槽刻蚀方法，其特征在于，包括：S1：提供一半导体衬底，半导体衬底上包括由场氧化层隔离出的有源区，在有源区内形成有N阱，在N阱上形成有PMOS的栅极结构和PMOS的源漏区；S2：进行干法刻蚀，在PMOS的源漏区形成半导体衬底沟槽；S3：进行第一次湿法刻蚀，刻蚀半导体衬底沟槽以形成西格玛沟槽初始形貌；以及S4：进行第二次湿法刻蚀，刻蚀西格玛沟槽初始形貌以形成西格玛沟槽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910694171.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
