[发明专利]半导体集成电路、存储装置和错误纠正方法在审
申请号: | 201910316896.7 | 申请日: | 2019-04-19 |
公开(公告)号: | CN110401457A | 公开(公告)日: | 2019-11-01 |
发明(设计)人: | 坂东和彦;宫崎聪司 | 申请(专利权)人: | 拉碧斯半导体株式会社 |
主分类号: | H03M13/29 | 分类号: | H03M13/29 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 王岳;闫小龙 |
地址: | 日本神奈*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及半导体集成电路、存储装置和错误纠正方法。提供能够对超出错误纠正电路的纠正能力的位数的错误进行纠正的半导体集成电路。是一种半导体集成电路,进行来自对由数据部分和奇偶校验位构成的数据进行存储的存储器的数据的读出和数据的错误纠正,所述半导体集成电路包括:存储器控制器,从存储器读出数据;以及错误纠正控制器,具有有规定位数的纠正能力的错误纠正电路,进行读出的数据的错误纠正。错误纠正控制器对读出的数据进行利用错误纠正电路的错误纠正,基于错误纠正后的数据的数据部分和奇偶校验位来判定是否纠正了数据所包括的错误的全部,在判定为未纠正错误的全部的情况下,使数据的各位的数据值依次反转来执行利用错误纠正电路的错误纠正。 | ||
搜索关键词: | 错误纠正 半导体集成电路 错误纠正电路 纠正 读出 奇偶校验位 存储装置 控制器 判定 存储器读出数据 存储器控制器 存储器 存储 | ||
【主权项】:
1.一种半导体集成电路,连接于对由数据部分和与该数据部分对应的奇偶校验位构成的数据进行存储的存储器,进行来自所述存储器的所述数据的读出和所述数据的错误纠正,所述半导体集成电路的特征在于,包括:存储器控制器,从所述存储器读出所述数据;以及错误纠正控制器,具有有规定位数的纠正能力的错误纠正电路,进行从所述存储器读出的所述数据的错误纠正,所述错误纠正控制器对从所述存储器读出的所述数据进行利用所述错误纠正电路的错误纠正,基于错误纠正后的所述数据的所述数据部分和所述奇偶校验位来判定是否纠正了所述数据所包括的错误的全部,在判定为未纠正所述数据所包括的错误的全部的情况下,使所述数据的各位的数据值依次反转来执行利用所述错误纠正电路的错误纠正。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于拉碧斯半导体株式会社,未经拉碧斯半导体株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910316896.7/,转载请声明来源钻瓜专利网。
- 上一篇:极性码的编码方法和编码装置
- 下一篇:数据校验编码方法及系统
- 同类专利
- 专利分类