[发明专利]超线程处理器

摘要

所公开的发明包括一处理器装置及方法，其使得一通用处理器能够达成典型处理器的两倍的操作频率，以面积适度增加及每次操作的能量适度增加来实现。本发明依赖于利用多个独立的执行流。用于多个寄存器文件的低面积及低能量存储器阵列以一适度的工作频率操作。通过包括保证来自相同线程的多个指令之间的间隔比访问所述寄存器文件的时间更宽的逻辑，可以以高于这个频率的一速率发出多个指令。本发明的结果是重叠长延迟结构的能力，这允许使用较低能量结构，从而减少每次操作的能量。

主权项

1.一种处理器系统，包括：/n一逻辑寄存器文件集，包括多个物理存储器阵列，每个存储器阵列具有一访问时间及多个访问端口，所述寄存器文件集的每个寄存器文件被分配给一不同的硬件上下文；/n多个硬件上下文，每个硬件上下文包括：/n所述多个逻辑寄存器文件中的一个及一上下文单元的一行，所述上下文单元包括多个行，其与多个不同的硬件上下文相关联，所述上下文单元的所述行还包括：/n一程序计数器存储；/n一指令块存储，配置成用以存储一个或多个指令；/n逻辑，配置成用以管理从一高速缓存提取一个或多个；及/n逻辑，配置成用以控制何时一指令准备从所述行发出；/n多个管道，每个管道包括至少一个执行单元；以及/n发出逻辑，配置成用以从所述多个行中选择一行，并且从所述选定的行发出一指令给所述多个管道中的一个，其中所述行的选择是基于所述选定的行的一就绪状态；/n其中，所述发出逻辑配置成用以选择所述行，使得所述逻辑寄存器文件集以一频率被访问，所述频率除以一单个存储器阵列的所述访问时间大于一，通过要求来自相同硬件上下文的多个就绪指令在时间上间隔开以通过所述端口访问所述存储器阵列所需要的一最少时钟周期数。/n