[发明专利]基于FPGA的速率可调的高速格雷互补码发生系统有效
| 申请号： | 201811315905.2 | 申请日： | 2018-11-07 |
| 公开（公告）号： | CN109257046B | 公开（公告）日： | 2022-03-22 |
| 发明（设计）人： | 李静霞;刘洋;王冰洁;徐航;刘丽;郭甜 | 申请（专利权）人： | 太原理工大学 |
| 主分类号： | H03M7/16 | 分类号： | H03M7/16 |
| 代理公司： | 太原科卫专利事务所(普通合伙) 14100 | 代理人： | 朱源;曹一杰 |
| 地址： | 030024 *** | 国省代码： | 山西;14 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本发明涉及到一种基于FPGA的码长可变、速率可调的高速格雷互补码发生系统，包括：上位机、FPGA控制器、第一存储器、第二存储器、差分信号发送模块，上位机控制FPGA控制器产生并显示高速格雷互补码，FPGA控制器将产生的一对高速格雷互补码分别写入第一存储器和第二存储器中，随后从第一存储器和第二存储器中读取数据，并利用差分信号发送模块将其输出。利用该系统可以产生码长为2 |
||
| 搜索关键词： | 基于 fpga 速率 可调 高速 互补 发生 系统 | ||
【主权项】：
1.一种基于FPGA的码长可变、速率可调的高速格雷互补码发生系统，其特征在于，包括：上位机、FPGA控制器、第一存储器、第二存储器、差分信号发送模块；上位机控制FPGA控制器产生并显示高速格雷互补码，FPGA控制器将产生的一对高速格雷互补码分别写入第一存储器和第二存储器中，随后从第一存储器和第二存储器中读取数据，并利用差分信号发送模块将其输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于太原理工大学，未经太原理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811315905.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种组网式多通道同步隔离数据采集仪
- 下一篇：数据压缩方法及装置
