[发明专利]时间校准方法、处理器及时间校准系统有效
| 申请号： | 201811005223.1 | 申请日： | 2018-08-30 |
| 公开（公告）号： | CN108873668B | 公开（公告）日： | 2021-05-07 |
| 发明（设计）人： | 吴国华;党静雅 | 申请（专利权）人： | 新华三技术有限公司 |
| 主分类号： | G04G5/00 | 分类号： | G04G5/00 |
| 代理公司： | 北京超凡志成知识产权代理事务所(普通合伙) 11371 | 代理人： | 魏彦 |
| 地址： | 310052 浙*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例涉及通信技术领域，提供一种时间校准方法、处理器及时间校准系统，当电子设备的逻辑装置需要启动时，集成到逻辑装置内部的时间校准模块读取CMOS电路中记录的第一时间并写入外部存储介质中；当逻辑装置启动时，时间校准模块从外部存储介质中读取第一时间，并获取外部逻辑电路向CMOS电路发送的信息清除信号的信号持续时间、以及CMOS电路在接收到去使能清除信号后记录的第二时间；最后，时间校准模块将第一时间、信号持续时间及第二时间之和回写到CMOS电路中，这样就能精确恢复CMOS电路中的时间信息。本发明实施例能够在设备重启后自动校准CMOS电路的时间信息，满足电子设备的时间精度要求，具有良好的可靠性。 | ||
| 搜索关键词： | 时间 校准 方法 处理器 系统 | ||
【主权项】：
1.一种时间校准方法，其特征在于，应用于电子设备的逻辑装置，所述电子设备还包括外部存储介质，所述逻辑装置与所述外部存储介质电连接，所述逻辑装置内部集成有CMOS电路及时间校准模块，所述方法包括：当所述逻辑装置需要启动时，所述时间校准模块读取所述CMOS电路中记录的第一时间并写入所述外部存储介质中；当所述逻辑装置启动时，所述时间校准模块读取所述外部存储介质中存储的第一时间；所述时间校准模块获取与所述逻辑装置电连接的外部逻辑电路向所述CMOS电路发送的信息清除信号的信号持续时间，所述信号持续时间为所述外部逻辑电路向所述CMOS电路发送的使能清除信号和去使能清除信号之间的时间间隔；所述时间校准模块获取第二时间，其中，所述第二时间为所述CMOS电路在接收到所述去使能清除信号后记录的时间；所述时间校准模块将所述第一时间、信号持续时间及第二时间之和回写到所述CMOS电路中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于新华三技术有限公司，未经新华三技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811005223.1/，转载请声明来源钻瓜专利网。
