[发明专利]一种适用于2-bit-per-cycle SAR ADC的异步时钟产生电路有效
| 申请号： | 201810436097.9 | 申请日： | 2018-05-09 |
| 公开（公告）号： | CN108599770B | 公开（公告）日： | 2021-07-02 |
| 发明（设计）人： | 吴建辉;黄俊;李红 | 申请（专利权）人： | 东南大学 |
| 主分类号： | H03M1/38 | 分类号： | H03M1/38 |
| 代理公司： | 南京经纬专利商标代理有限公司 32200 | 代理人： | 葛潇敏 |
| 地址： | 210032 江苏省南京*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种适用于2‑bit‑per‑cycle SAR ADC的异步时钟产生电路，包括比较器转换完成标志信号产生单元、门控信号产生单元、中间比较器判决完成标志信号产生单元以及比较器异步时钟产生单元，其中，比较器转换完成标志信号产生单元的输出信号与转换时钟Conv作为门控信号产生单元的输入信号；2‑bit‑per‑cycle SAR ADC的中间比较器的输出信号Q2/QB2是中间比较器判决完成标志信号产生单元的输入信号；门控信号产生单元与中间比较器判决完成标志信号产生单元的输出信号作为比较器异步时钟产生单元的输入信号；比较器异步时钟产生单元的输出信号作为第一至第三比较器的异步时钟。此种电路在实现高速数据转换的情况下，避免使用高于采样率多倍的外部时钟，同时避免了同步亚稳态易发的问题。 | ||
| 搜索关键词： | 一种 适用于 bit per cycle sar adc 异步 时钟 产生 电路 | ||
【主权项】：
1.一种适用于2‑bit‑per‑cycle SAR ADC的异步时钟产生电路，其特征在于：包括比较器转换完成标志信号产生单元、门控信号产生单元、中间比较器判决完成标志信号产生单元以及比较器异步时钟产生单元，其中，比较器转换完成标志信号产生单元的输出信号与转换时钟Conv作为门控信号产生单元的输入信号；2‑bit‑per‑cycle SAR ADC的中间比较器的输出信号Q2/QB2是中间比较器判决完成标志信号产生单元的输入信号；门控信号产生单元与中间比较器判决完成标志信号产生单元的输出信号作为比较器异步时钟产生单元的输入信号；比较器异步时钟产生单元的输出信号作为第一至第三比较器的异步时钟CKC1、CKC2、CKC3。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学，未经东南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810436097.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种逐次逼近型模数转换器
- 下一篇：数模转换电路、方法和显示装置
