[发明专利]一种分频器控制器电路、锁相环及芯片在审
申请号: | 201810393352.6 | 申请日: | 2018-04-27 |
公开(公告)号: | CN108566200A | 公开(公告)日: | 2018-09-21 |
发明(设计)人: | 莫洪嘉;朱仁波 | 申请(专利权)人: | 上海顺久电子科技有限公司 |
主分类号: | H03L7/18 | 分类号: | H03L7/18;H03L7/093 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 逯长明;许伟群 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请实施例公开了一种分频器控制器电路、锁相环及芯片,包括:结合加法器的第一信号输入端输入在预设时间段内为周期性的第一数字信号;数字滤波器的信号输入端输入均匀非周期性抖动的第二数字信号,数字滤波器的信号输出端连接结合加法器的第二信号输入端;第一数字信号与第二数字信号在结合加法器中相加生成非周期性抖动的第三数字信号;结合加法器的信号输出端连接DDSM的信号输入端,DDSM将根据第三数字信号输出一分频信号。第三数字信号进入到DDSM后生成的分频信号相位噪声中的锯齿波形随机分布,分频信号处理后输入锁相环鉴相器的反馈信号相位噪声中的锯齿波形随机打散,进而可以减少了因非线性失调产生的杂散。 | ||
搜索关键词: | 数字信号 加法器 分频器控制器 数字滤波器 信号输出端 信号输入端 非周期性 锯齿波形 输入端 锁相环 抖动 噪声 电路 反馈信号相位 分频信号相位 芯片 锁相环鉴相 预设时间段 第二信号 随机分布 信号处理 打散 分频 杂散 失调 相加 输出 申请 | ||
【主权项】:
1.一种分频器控制器电路,其特征在于,包括:结合加法器,所述结合加法器的第一信号输入端输入第一数字信号,所述第一数字信号在预设时间段内为周期性数字信号;数字滤波器,所述数字滤波器的信号输入端输入第二数字信号,所述第二数字信号为均匀分布非周期抖动数字信号,所述数字滤波器的信号输出端连接所述结合加法器的第二信号输入端;所述第一数字信号与所述第二数字信号在所述结合加法器中相加生成第三数字信号,所述第三数字信号为非周期性抖动数字信号;数字Delta‑Sigma调制器(DDSM),所述结合加法器的信号输出端连接所述DDSM的信号输入端,所述第三数字信号通过所述结合加法器的信号输出端输入到所述DDSM,所述DDSM将根据第三数字信号输出一分频信号,所述分频信号用于控制锁相环的分频器。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海顺久电子科技有限公司,未经上海顺久电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810393352.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种锁相环及频率控制方法
- 下一篇:一种高频率分辨率脉冲数字发生系统