[发明专利]大容量SRAM的布局布线方法在审
| 申请号： | 201810262607.5 | 申请日： | 2018-03-28 |
| 公开（公告）号： | CN108549750A | 公开（公告）日： | 2018-09-18 |
| 发明（设计）人： | 徐庆光;吴传禄;杨国庆;刘祥远;陈强;刘浩;徐欢;杨柳江;秦鹏举;张娜 | 申请（专利权）人： | 湖南融创微电子有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京纽乐康知识产权代理事务所(普通合伙) 11210 | 代理人： | 罗莎 |
| 地址： | 410000 湖南省长沙市高新开*** | 国省代码： | 湖南;43 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种大容量SRAM的布局布线方法，包括：将n个小容量存储器拼接成大容量的静态随机存取存储器SRAM，并对SRAM进行分层布线；对所述底层模块中各个小容量存储器共用的信号线进行时钟树形式的走线，使同一信号同时到达各个小容量存储器；将所述底层模块的信号线在所述顶层结构中按照时钟树形式向所述SRAM的中心位置布入，再由中间位置向所述SRAM的边界布出；进入时序修正状态，对所述SRAM的保持时间违反和建立时间违反进行修正操作。本发明所提供的大容量SRAM的布局布线方法降低各信号的自由度，使其更容易控制，轻松完成整个设计的时序收敛。 | ||
| 搜索关键词： | 布线 小容量存储器 大容量SRAM 底层模块 时间违反 时钟树 信号线 静态随机存取存储器 时序收敛 时序修正 同一信号 大容量 顶层 分层 走线 拼接 修正 | ||
【主权项】：
1.一种大容量SRAM的布局布线方法，其特征在于，包括：将n个小容量存储器拼接成大容量的静态随机存取存储器SRAM，并对SRAM进行分层布线；其中，所述SRAM的底层模块由m个小容量存储器构成，顶层结构由n/m个底层模块构成；对所述底层模块中各个小容量存储器共用的信号线进行时钟树形式的走线，使同一信号同时到达各个小容量存储器；将所述底层模块的信号线在所述顶层结构中按照时钟树形式向所述SRAM的中心位置布入，再由中间位置向所述SRAM的边界布出；进入时序修正状态，对所述SRAM的保持时间违反和建立时间违反进行修正操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于湖南融创微电子有限公司，未经湖南融创微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810262607.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种物料吸排车滑料板的疲劳寿命计算方法
- 下一篇：寄存器矩阵的布局方法
