[发明专利]一种分数阶忆感器的等效电路

摘要

本发明涉及一种分数阶忆感器的等效电路。其技术方案是：分数阶忆感器的等效电路的输入电流i(t)通过积分模块(1)、第一电阻(2)和电流传输器(3)作用，得到输出电压V₀₁；再经过压控移相器(9)移相、经过频率/电压转换器(21)检测输入信号的频率和经过第三加法器(23)的作用，得到电流传输器(3)的输入电压V_S3。引入的分数阶忆感器阶次的控制信号α＇用来改变分数阶忆感器的阶次，引入的分数阶忆感器状态变量初始值的控制信号x₀＇用来改变分数阶忆感器状态变量的初始值。本发明不仅能够准确地模拟分数阶忆感器的电气特性且精度高，此外分数阶忆感器阶次和分数阶忆感器状态变量初始值调整方便并易于控制。

主权项

1.一种分数阶忆感器的等效电路，其特征在于所述分数阶忆感器的等效电路设有分数阶忆感器的等效电路的端子A、分数阶忆感器的等效电路的端子B、分数阶忆感器的等效电路的端子C和分数阶忆感器的等效电路的端子GND；分数阶忆感器阶次的控制信号α＇加在分数阶忆感器的等效电路的端子B与分数阶忆感器的等效电路的端子GND之间；分数阶忆感器状态变量初始值的控制信号x₀＇加在分数阶忆感器的等效电路的端子C与分数阶忆感器的等效电路的端子GND之间；所述分数阶忆感器的等效电路的端子A与积分模块(1)的端子J1连接，积分模块(1)的端子J2与电流传输器(3)的端子E1‑连接，电流传输器(3)的端子E1+与第三加法器(23)的端子S3连接，电流传输器(3)的端子E1i与第一电阻(2)的端子R11连接；电流传输器(3)的端子E1o分别与第一乘法器(4)的端子X1、频率/电压转换器(21)的端子Fi、第三放大模块(24)的端子K31、第二放大模块(18)的端子K21和第五乘法器(14)的端子Y5连接；第一乘法器(4)的端子Y1与第一运算模块(5)的端子W12连接，第一乘法器(4)的端子Z1与第一放大模块(6)的端子K11连接，第一放大模块(6)的端子K12与第二乘法器(7)的端子X2连接，第三运算模块(8)的端子W32与第二乘法器(7)的端子Y2连接；第二乘法器(7)的端子Z2与压控移相器(9)的端子连接，压控移相器(9)的端子与第一加法器(11)的端子A1连接，第一加法器(11)的端子B1与第四运算模块(10)的端子W42连接，第四运算模块(10)的端子W41与第八乘法器(25)的端子Z8连接，第一加法器(11)的端子S1与第四乘法器(12)的端子Y4连接；第五运算模块(15)的端子W52与第四乘法器(12)的端子X4连接，第四乘法器(12)的端子Z4与第六运算模块(13)的端子W61连接；第六运算模块(13)的端子W62分别与第五乘法器(14)的端子X5、第六乘法器(16)的端子X6和第六乘法器(16)的端子Y6连接；第五乘法器(14)的端子Z5与第二加法器(22)的端子B2连接，第六乘法器(16)的端子Z6与第七乘法器(20)的端子Y7连接，第二放大模块(18)的端子K22与第七乘法器(20)的端子X7连接，第七乘法器(20)的端子Z7与第二加法器(22)的端子A2连接，第二加法器(22)的端子S2与第三加法器(23)的端子A3连接，第三放大模块(24)的端子K32与第三加法器(23)的端子B3连接；频率/电压转换器(21)的端子Vo与第二运算模块(19)的端子W21连接，第二运算模块(19)的端子W22与第三乘法器(17)的端子X3连接，第三乘法器(17)的端子Z3与第三运算模块(8)的端子W31连接；所述分数阶忆感器的等效电路的端子GND与第一电阻(2)的端子R12连接；所述分数阶忆感器的等效电路的端子B分别与第八乘法器(25)的端子Y8、第一运算模块(5)的端子W11、第三乘法器(17)的端子Y3、第五运算模块(15)的端子W51和压控移相器(9)的端子连接；分数阶忆感器的等效电路的端子C与第八乘法器(25)的端子X8连接；所述的分数阶忆感器的等效电路的忆感值L_m：L_m＝K₃·R₁+K₂·R₁·(W₆)²+R₁·W₆    (1)式(1)中：R₁表示第一电阻(2)的电阻值，K₂表示第二放大模块(18)的电压放大倍数，K₃表示第三放大模块(24)的电压放大倍数，W₆表示第六运算模块(13)的电压输出值，式(2)中：K₁表示第一放大模块(6)的电压放大倍数，R₁表示第一电阻(2)的电阻值，W₁表示第一运算模块(5)的电压输出值，W₃表示第三运算模块(8)的电压输出值，W₃＝1‑W₂·α    (3)W₄表示第四运算模块(10)的电压输出值，W₄＝0.9·x₀·α‑0.9    (4)W₅表示第五运算模块(15)的电压输出值，I表示输入电流i(t)的幅值，α表示分数阶忆感器的阶次，所述分数阶忆感器的阶次等于分数阶忆感器阶次的控制信号α＇的电压值，f表示输入电流i(t)的频率，t表示以秒为单位的时间值；式(3)中：W₂表示第二运算模块(19)的电压输出值，α表示分数阶忆感器的阶次，所述分数阶忆感器的阶次等于分数阶忆感器阶次的控制信号α＇的电压值；式(4)中：x₀表示分数阶忆感器状态变量的初始值，所述状态变量的初始值等于分数阶忆感器状态变量初始值的控制信号x₀＇的电压值；所述第一运算模块(5)由第二电阻(26)、第三电阻(27)、第一运算放大器(28)、第四电阻(29)、第五电阻(30)、第二运算放大器(31)、第六电阻(32)、第七电阻(33)和第一电压源(34)组成；第二电阻(26)的端子R22分别与第三电阻(27)的端子R31和第一运算放大器(28)的端子V1‑连接；第三电阻(27)的端子R32和第一运算放大器(28)的端子V1o与第四电阻(29)的端子R41连接，第四电阻(29)的端子R42分别与第五电阻(30)的端子R51和第二运算放大器(31)的端子V2+连接；第一电压源(34)的端子U1与第七电阻(33)的端子R71连接，第七电阻(33)的端子R72分别与第二运算放大器(31)的端子V2‑和第六电阻(32)的端子R61连接；第一运算放大器(28)的端子V1+和第五电阻(30)的端子R52与分数阶忆感器的等效电路的端子GND连接；所述第一运算模块(5)设有端子W11和端子W12；第二电阻(26)的端子R21与第一运算模块(5)的端子W11连接，第二运算放大器(31)的端子V2o和第六电阻(32)的端子R62与第一运算模块(5)的端子W12连接；所述第二运算模块(19)由第二电压源(35)、第八电阻(36)、第九电阻(37)、第十电阻(38)、第四运算放大器(39)、第十一电阻(40)、第三运算放大器(41)、第十二电阻(42)和第十三电阻(43)组成；第十三电阻(43)的端子R132分别与第三运算放大器(41)的端子V3‑和第十二电阻(42)的端子R121连接；第二电压源(35)的端子U2与第八电阻(36)的端子R81连接，第八电阻(36)的端子R82分别与第九电阻(37)的端子R91和第三运算放大器(41)的端子V3+连接；第三运算放大器(41)的端子V3o和第十二电阻(42)的端子R122与第十一电阻(40)的端子R111连接，第十一电阻(40)的端子R112分别与第十电阻(38)的端子R101和第四运算放大器(39)的端子V4‑连接；第九电阻(37)的端子R92和第四运算放大器(39)的端子V4+与分数阶忆感器的等效电路的端子GND连接；所述第二运算模块(19)设有端子W21和端子W22；第十三电阻(43)的端子R131与第二运算模块(19)的端子W21连接，第十电阻(38)的端子R102和第四运算放大器(39)的端子V4o与第二运算模块(19)的端子W22连接；所述第三运算模块(8)由第三电压源(44)、第十四电阻(45)、第十五电阻(46)、第五运算放大器(47)、第十六电阻(48)和第十七电阻(49)组成；第十七电阻(49)的端子R172分别与第五运算放大器(47)的端子V5‑和第十六电阻(48)的端子R161连接；第三电压源(44)的端子U3与第十四电阻(45)的端子R141连接，第十四电阻(45)的端子R142分别与第十五电阻(46)的端子R151和第五运算放大器(47)的端子V5+连接，第十五电阻(46)的端子R152与分数阶忆感器的等效电路的端子GND连接；所述第三运算模块(8)设有端子W31和端子W32；第十七电阻(49)的端子R171与第三运算模块(8)的端子W31连接，第五运算放大器(47)的端子V5o和第十六电阻(48)的端子R162与第三运算模块(8)的端子W32连接；所述第四运算模块(10)由第十八电阻(50)、第十九电阻(51)、第六运算放大器(52)、第二十电阻(53)、第二十一电阻(54)、第七运算放大器(55)、第二十二电阻(56)、第二十三电阻(57)和第四电压源(58)组成；第十八电阻(50)的端子R182分别与第十九电阻(51)的端子R191和第六运算放大器(52)的端子V6‑连接，第十九电阻(51)的端子R192和第六运算放大器(52)的端子V6o与第二十电阻(53)的端子R201连接，第二十电阻(53)的端子R202分别与第二十一电阻(54)的端子R211和第七运算放大器(55)的端子V7‑连接；第四电压源(58)的端子U4与第二十三电阻(57)的端子R231连接，第二十三电阻(57)的端子R232分别与第七运算放大器(55)的端子V7+和第二十二电阻(56)的端子R221连接；第六运算放大器(52)的端子V6+和第二十一电阻(54)的端子R212与分数阶忆感器的等效电路的端子GND连接；所述第四运算模块(10)设有端子W41和端子W42；第十八电阻(50)的端子R181与第四运算模块(10)的端子W41连接，第七运算放大器(55)的端子V7o和第二十二电阻(56)的端子R222与第四运算模块(10)的端子W42连接；所述第五运算模块(15)由第二十四电阻(59)、第二十五电阻(60)、第八运算放大器(61)、第二十六电阻(62)、第二十七电阻(63)、第九运算放大器(64)、第二十八电阻(65)、第二十九电阻(66)和第五电压源(67)组成；第二十四电阻(59)的端子R242分别与第二十五电阻(60)的端子R251和第八运算放大器(61)的端子V8‑连接，第二十五电阻(60)的端子R252和第八运算放大器(61)的端子V8o与第二十六电阻(62)的端子R261连接，第二十六电阻(62)的端子R262分别与第二十七电阻(63)的端子R271和第九运算放大器(64)的端子V9+连接；第五电压源(67)的端子U5与第二十九电阻(66)的端子R291连接，第二十九电阻(66)的端子R292分别与第九运算放大器(64)的端子V9‑和第二十八电阻(65)的端子R281连接；第八运算放大器(61)的端子V8+和第二十七电阻(63)的端子R272与分数阶忆感器的等效电路的端子GND连接；所述第五运算模块(15设有端子W51和端子W52；第二十四电阻(59)的端子R241与第五运算模块(15)的端子W51连接，第九运算放大器(64)的端子V9o和第二十八电阻(65)的端子R282与第五运算模块(15)的端子W52连接；所述第六运算模块(13)由第六电压源(68)、第三十电阻(69)、第三十一电阻(70)、第十运算放大器(71)、第三十二电阻(72)和第三十三电阻(73)组成；第三十三电阻(73)的端子R332分别与第十运算放大器(71)的端子V10+和第三十二电阻(72)的端子R321连接；第六电压源(68)的端子U6与第三十电阻(69)的端子R301连接，第三十电阻(69)的端子R302分别与第三十一电阻(70)的端子R311和第十运算放大器(71)的端子V10‑连接，第三十一电阻(70)的端子R312与分数阶忆感器的等效电路的端子GND连接；所述第六运算模块(13)设有端子W61和端子W62；第三十三电阻(73)的端子R331与第六运算模块(13)的端子W61连接，第十运算放大器(71)的端子V10o和第三十二电阻(72)的端子R322与第六运算模块(13)的端子W62连接。