[实用新型]一种高速大摆幅差分驱动器及差分数据接口系统

摘要

本实用新型实施例公开了一种高速大摆幅差分驱动器及差分数据接口系统。高速大摆幅差分驱动器第一尾电流源、第二尾电流源、状态调整电路、第一差分输入信号和第二差分输入信号；所述状态调整电路包括堆叠开关管形成的推挽电路，堆叠开关管包括薄栅氧开关管以及厚栅氧开关管，所述堆叠开关管的输入端连接至第一尾电流源，堆叠开关管的输出端连接至第二尾电流源，堆叠开关管的控制端连接至第一差分输入信号和第二差分输入信号。本实用新型实施例的技术方案可以实现较快速度的大摆幅差分电压输出，并且驱动器功耗小。 1

主权项

1.一种高速大摆幅差分驱动器，包括第一尾电流源、第二尾电流源、状态调整电路、第一差分输入信号和第二差分输入信号；其特征在于：

所述状态调整电路包括堆叠开关管形成的推挽电路，其中，所述堆叠开关管包括薄栅氧开关管以及与所述薄栅氧开关管堆叠的厚栅氧开关管，所述堆叠开关管的输入端连接至第一尾电流源，堆叠开关管的输出端连接至第二尾电流源，堆叠开关管的控制端连接至第一差分输入信号和第二差分输入信号。

2.根据权利要求1所述的高速大摆幅差分驱动器，其特征在于：所述堆叠开关管的数量为四个，其中两个堆叠开关管的输入端均连接至第一尾电流源，另外两个堆叠开关管的输出端均连接至第二尾电流源，所述其中两个堆叠开关管的输出端和所述另外两个堆叠开关管的输入端一一对应连接，所述对应连接的连接点形成两个差分输出端；所述第一差分输入信号和第二差分输入信号分别对应接入至另外两个堆叠开关管的控制端；所述其中两个堆叠开关管的控制端均接入偏置电压。

3.根据权利要求2所述的高速大摆幅差分驱动器，其特征在于，所述其中两个堆叠开关管包括第一PMOS管和第三PMOS管组成的第一堆叠开关管、以及第二PMOS管和第四PMOS管组成的第二堆叠开关管；所述另外两个堆叠开关管包括第一NMOS管和第三NMOS管组成的第三堆叠开关管以及第二NMOS管和第四NMOS管组成的第四堆叠开关管；

所述第一PMOS管和第二PMOS管的源极均连接至第一尾电流源，所述第一PMOS管和第二PMOS管的栅极均接入第一偏置电压，所述第一PMOS管和第二PMOS管的漏极分别连接至第三PMOS管和第四PMOS管的源极；

所述第三PMOS管和第四PMOS管的栅极均接入第二偏置电压，所述第三PMOS管和第四PMOS管的漏极分别连接至第三NMOS管和第四NMOS管的漏极；

所述第三NMOS管和第四NMOS管的栅极均接入第三偏置电压，所述第三NMOS管和第四NMOS管的源极分别连接至第一NMOS管和第二NMOS管的漏极；

所述第一NMOS管和第二NMOS管的栅极分别接入第一差分输入信号和第二差分输入信号；所述第一NMOS管和第二NMOS管的源极均连接至第二尾电流源；

所述第三PMOS管的漏极和第三NMOS管的漏极之间形成第二差分输出端，所述第四PMOS管的漏极和第四NMOS管的漏极之间形成第一差分输出端；

所述第一NMOS管和第二NMOS管均为薄栅氧NMOS管；所述第三NMOS管和第四NMOS管均为厚栅氧NMOS管，所述第一PMOS管和第二PMOS管均为薄栅氧PMOS管，所述第三PMOS管和第四PMOS管均为厚栅氧PMOS管。

4.根据权利要求3所述的高速大摆幅差分驱动器，其特征在于，所述第一NMOS管和第二NMOS管的尺寸相同；所述第三NMOS管和第四NMOS管的尺寸相同，所述第一PMOS管和第二PMOS管的尺寸相同，所述第三PMOS管和第四PMOS管的尺寸相同。

5.根据权利要求3所述的高速大摆幅差分驱动器，其特征在于，所述第一尾电流源包括电压源和第五PMOS管，所述第五PMOS管的源极连接至电压源，所述第一PMOS管和第二PMOS管的源极均连接至第五PMOS管的漏极；所述第五PMOS管的栅极连接至偏置网络。

6.根据权利要求5所述的高速大摆幅差分驱动器，其特征在于，还包括共模负反馈电路；

所述共模负反馈电路包括运算放大器和检测电阻；所述检测电阻包括第三电阻和第四电阻，所述第三电阻和第四电阻串联后的两端分别连接至第一差分输出端和第二差分输出端；所述运算放大器的正相输入端连接至第三电阻和第四电阻之间；所述运算放大器的负相输入端接入基准电压，所述运算放大器的输出端连接至所述第五PMOS管的栅极。

7.根据权利要求6所述的高速大摆幅差分驱动器，其特征在于，第三电阻和第四电阻之间的电压为共模电压，所述第二偏置电压、第三偏置电压以及共模电压的电压值均为电压源的电压值的1/2。

8.根据权利要求3所述的高速大摆幅差分驱动器，其特征在于，所述第二尾电流源包括电流源本体以及由第五NMOS管和第六NMOS管组成的电流镜，所述第五NMOS管的漏极、第五NMOS管的栅极以及第六NMOS管的栅极均连接至电流源本体，所述第一NMOS管和第二NMOS管的源极均连接至第六NMOS管的漏极，所述第五NMOS管和第六NMOS管的源极均接地。

9.根据权利要求3所述的高速大摆幅差分驱动器，其特征在于，所述第一NMOS管的栅极还通过第一电容连接至第一PMOS管的栅极，所述第二NMOS管的栅极还通过第二电容连接至第二PMOS管的栅极。

10.根据权利要求3所述的高速大摆幅差分驱动器，其特征在于，所述第一PMOS管的栅极通过第一电阻接入第一偏置电压；所述第二PMOS管的栅极通过第二电阻接入第一偏置电压。

11.一种差分数据接口系统，其特征在于，包括：

接收器；以及

如权利要求1‑10任一项所述的高速大摆幅差分驱动器；

所述两个差分输出端分别通过相应的传输线连接至接收器的两个输入端。

12.根据权利要求11所述的差分数据接口系统，其特征在于，所述两个差分输出端之间连接有串联的第三电阻和第四电阻，每条传输线均串接一终端电阻，所述终端电阻、第三电阻和第四电阻的电阻值均相等；将接收器的两个输入端通过连接线相连，所述连接线上的电压值等于第三电阻和第四电阻之间的电压值。