[发明专利]基于反相器设计的高速比较器电路在审
| 申请号： | 201711479966.8 | 申请日： | 2017-12-29 |
| 公开（公告）号： | CN108347234A | 公开（公告）日： | 2018-07-31 |
| 发明（设计）人： | 李永凯;岑远军;杨平;廖志凯;彭箫天;冯浪 | 申请（专利权）人： | 成都华微电子科技有限公司 |
| 主分类号： | H03K5/26 | 分类号： | H03K5/26;H03K19/0948 |
| 代理公司： | 成都惠迪专利事务所(普通合伙) 51215 | 代理人： | 刘勋 |
| 地址： | 610000 四川省成都市*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 基于反相器设计的高速比较器电路，涉及集成电路技术。本发明包括反相器部分和锁存部分，所述锁存部分包括：第七MOS管，其电流输入端接系统高电平VDD，电流输出端接第十一MOS管的电流输入端，栅端接比较器电路输出点OUT；第八MOS管，其电流输入端接系统高电平VDD，电流输出端接比较器电路输出点OUT，栅端接第七MOS管的电流输出端；第九MOS管，其栅端接第二时钟输入端，其电流输入端接系统高电平VDD，电流输出端接第七MOS管的栅端；第十MOS管，第十一MOS管和第十二MOS管。本发明有效减小了电路及版图设计难度，更加易于大规模集成电路设计。 | ||
| 搜索关键词： | 电流输出端 电流输入端 栅端 反相器 高电平 高速比较器电路 比较器电路 输出点 锁存 大规模集成电路设计 集成电路技术 时钟输入端 版图设计 减小 电路 | ||
【主权项】：
1.基于反相器设计的高速比较器电路，其特征在于，包括反相器部分和锁存部分，所述锁存部分包括：第七MOS管，其电流输入端接系统高电平VDD，电流输出端接第十一MOS管的电流输入端，栅端接比较器电路输出点OUT；第八MOS管，其电流输入端接系统高电平VDD，电流输出端接比较器电路输出点OUT，栅端接第七MOS管的电流输出端；第九MOS管，其栅端接第二时钟输入端，其电流输入端接系统高电平VDD，电流输出端接第七MOS管的栅端；第十MOS管，其栅端接第二时钟输入端，其电流输入端接系统高电平VDD，电流输出端接第八MOS管的栅端；第十一MOS管，其栅端接第二时钟输入端，其电流输出端接反相器部分的第一输出端；第十二MOS管，其栅端接第二时钟输入端，其电流输出端接反相器部分的第二输出端，其电流输入端接比较器电路输出点OUT。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都华微电子科技有限公司，未经成都华微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711479966.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种宽带90°移相器
- 下一篇：一种PWM波形生成装置及方法
