[发明专利]一种用于错误检测与校正技术的校正电路

摘要

本发明提供一种用于错误检测与校正技术的校正电路，其中包括：脉冲放宽电路模块，脉冲放宽电路模块连接到电路的错误检测电路模块输出的第一信号，当第一信号指示电路产生时序错误时，脉冲放宽电路模块捕获第一信号并转换输出高脉宽的第二信号；时序控制电路模块，时序控制电路模块输入电路的第一时钟信号以及第二信号，通过逻辑运算产生将第一时钟信号关闭一个时钟周期的第二时钟信号，当电路完成校正后，时序控制电路模块产生复位信号并传输给脉冲放宽电路模块，用于复位脉冲放宽电路模块并关闭第二信号。本发明能够在有效校正时序错误的前提下，减少硬件开销，降低工作电压和功耗。

主权项

1.一种用于错误检测与校正技术的校正电路，其特征在于，包括：/n脉冲放宽电路模块，所述脉冲放宽电路模块连接到所述校正电路的错误检测电路模块输出第一信号的端口，当所述第一信号指示所述校正电路产生时序错误时，所述脉冲放宽电路模块捕获所述第一信号并转换输出高脉宽的第二信号；/n时序控制电路模块，所述时序控制电路模块输入所述校正电路的第一时钟信号以及所述第二信号，通过逻辑运算产生将所述第一时钟信号关闭一个时钟周期的第二时钟信号，当所述校正电路完成校正后，所述时序控制电路模块产生复位信号并传输给所述脉冲放宽电路模块，用于复位所述脉冲放宽电路模块并关闭所述第二信号；/n所述脉冲放宽电路模块包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第一反相器和第二反相器，其中：所述第一MOS管的源级连接电源，栅极连接所述复位信号，漏极连接所述第二MOS管的源极以及第三MOS管的源极；所述第二MOS管和第三MOS管的栅极连接所述错误检测电路模块输出的第一信号，漏级连接所述第四MOS管的漏极、第五MOS管的漏级以及所述第一反相器的输入端；所述第四MOS管的栅极连接所述时序控制电路产生的所述复位信号，所述第五MOS管的栅极连接所述第一反相器的输出，所述第四MOS管的源极、第五MOS管的源极接地；所述第二反相器的输入端连接所述第一反相器的输出端，所述第二反相器输出所述第二信号；/n所述时序控制电路包括第一寄存器、第二寄存器、与非门、第三反相器和第四反相器，其中：所述第一寄存器和第二寄存器的数据输入端连接所述脉冲放宽电路产生的第二信号，所述第一寄存器和第二寄存器的时钟输入端连接所述第一时钟信号，所述第一寄存器的数据输出端连接所述第三反相器的输入端，所述第二寄存器的数据输出端输出所述复位信号；所述第三反相器的输出和所述第一时钟信号接入所述与非门的输入端，所述与非门的输出端连接所述第四反相器的输入端，所述第四反相器的输出端输出所述第二时钟信号。/n