[发明专利]宽捕捉范围的鉴频器、锁相环有效
申请号: | 201710452874.4 | 申请日: | 2017-06-15 |
公开(公告)号: | CN107276585B | 公开(公告)日: | 2023-08-15 |
发明(设计)人: | 张兴宝;刘晓强;涂航辉 | 申请(专利权)人: | 厦门亿芯源半导体科技有限公司 |
主分类号: | H03L7/085 | 分类号: | H03L7/085;H03L7/093;H03L7/099 |
代理公司: | 哈尔滨市松花江专利商标事务所 23109 | 代理人: | 刘士宝 |
地址: | 361000 福建省厦门市中国(福建*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 宽捕捉范围的鉴频器、锁相环,属于光通讯领域,本发明为解决传统的鉴频器捕捉范围仍十分有限的问题。本发明包括D触发器DFF1、全差分运算放大器A0、电流源I1、NPN晶体管Q1、Q2、电阻R1、R2、电容C1;电压比较器COMP1、COMP2、锁存器L1、与门AND1、AND2;鉴频器控制电荷泵在VCO输出的可变时钟与数据频率相差较远时,能够驱动电荷泵持续工作,使时钟频率逐步逼近数据速率,并能在两者频率接近的时候使鉴频器控制的电荷泵停止工作,完成鉴频器与鉴相器的工作切换。 | ||
搜索关键词: | 捕捉 范围 鉴频器 锁相环 | ||
【主权项】:
宽捕捉范围的鉴频器,鉴频器通过控制电荷泵向低通滤波器充放电,来改变给压控振荡器的控制电压LF,进而改变压控振荡器的时钟频率趋于数据频率;其特征在于,包括D触发器DFF1、全差分运算放大器A0、频差判定电路和充放电控制电路;D触发器DFF1利用差分数据信号DIN、DINB对差分时钟信号CK、CKB进行采样,D触发器DFF1的采样结果被全差分运算放大器A0放大,全差分运算放大器A0的放大结果发送给频差判定电路;频差判定电路的输出端与充放电控制电路的控制端相连;全差分运算放大器A0的反向输出端与电荷泵的放电控制端相连;充放电控制电路的充放电指令输出端与电荷泵的充放电指令输入端相连;当差分数据信号DIN、DINB和差分时钟信号CK、CKB的频率相差远时,D触发器DFF1的输出快速翻转,频差判定电路输出高电平;控制电压LF由0开始逐渐上升、继而下降至稳定输出的过程中,鉴频器包括以下三个工作状态;第一工作状态:满足条件LF<M1,则充放电控制电路控制电荷泵向低通滤波器充电,控制电压LF上升;M1为压控振荡器VCO的控制电压LF在线性区域内的最低电压;第二工作状态:满足条件M1≤LF≤M2,则充放电控制电路控制电荷泵保持上一状态,继续向低通滤波器充电,控制电压LF继续上升;M2为压控振荡器VCO的控制电压LF在线性区域内的最高电压;第三工作状态:满足条件LF>M2,则在全差分运算放大器A0的反向输出端输出高电平时,充放电控制电路控制电荷泵让低通滤波器放电,控制电压LF下降;在全差分运算放大器A0的反向输出端输出低电平时,充放电控制电路暂时停止对电荷泵的控制,不充电不放电,控制电压LF保持不变;第三工作状态为控制电压LF阶梯状下降过程,当降至差分数据信号DIN、DINB和差分时钟信号CK、CKB的频率相差近时,D触发器DFF1的输出稳定连续,频差判定电路输出低电平;控制电荷泵停止工作,控制电压LF稳定输出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于厦门亿芯源半导体科技有限公司,未经厦门亿芯源半导体科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710452874.4/,转载请声明来源钻瓜专利网。
- 上一篇:恒温晶体振荡器
- 下一篇:冷备份系统高阻态高线性采样保持电路