[发明专利]来自多个数模转换器的输出的同步

摘要

本发明涉及来自多个数模转换器的输出的同步。公开的系统包括为包括多个DAC单元的DAC生成时钟信号的时钟倍增锁相环(PLL)，所述系统被配置为控制DAC输出的相位与PLL输入参考时钟的相位具有预定义的关系。示例性系统包括被实现为DAC的DAC单元之一的副本的辅助DAC单元，并且DAC和辅助DAC单元的操作用由PLL产生的相同时钟信号定时，使得辅助单元的输出和DAC通过设计而相位同步。该系统被配置为确保辅助DAC单元输出的相位与PLL参考时钟的相位相关，这导致DAC输出的相位也与PLL参考时钟的相位相关。

主权项

一种系统，包括：包括多个DAC单元的数模转换器(DAC)；辅助DAC单元，包括所述多个DAC单元中的一个的副本；时钟倍增锁相环(PLL)，被配置为接收PLL参考时钟信号，并且生成具有大于所述PLL参考时钟信号的频率的频率的输出时钟信号，其中所述输出时钟信号被配置为定时每个所述多个DAC单元和所述辅助DAC单元的操作；和相位对准装置，用于将由DAC和辅助DAC单元中的每一个产生的输出的相位控制为与PLL参考时钟信号的相位具有预定的相位差。