[发明专利]基于时域阻抗的电容选择方法

摘要

本发明公开了一种基于时域阻抗法的电容选择方法，其实现方案是：1.通过PDN数字芯片的额定功率、额定电压和允许的最大电压波动计算目标阻抗；2.定义时域阻抗；3.根据计算的目标阻抗和定义的时域阻抗确定电压调节模组的最小有效去耦上升时间和电容器的最大有效去耦上升时间及最小有效去耦上升时间；4.根据3的计算结果，选择使所有上升时间的电流情况对应的PDN时域阻抗小于目标阻抗的电容器，将所选得电容器和电压调节模组并联连接，完成对电压噪声的抑制。本发明提高了对多种电流情况的数字芯片电压噪声抑制效果，且节省去耦电容的数量，可用于高速电源分配网络PDN的电压噪声抑制。

主权项

一种基于时域阻抗的电容选择方法，其特征在于，包括以下步骤：(1)计算PDN数字芯片的目标阻抗Zt；(2)定义电路元件的时域阻抗Z为：在带有上升沿的阶跃电流的作用下，理想的电阻R或电感L或电容C两端的电压变化量ΔV与激励电流变化量的比值Δi；(3)确定电压调节模组的有效去耦上升时间：将电压调节模组建模为理想电阻R1和理想电感L1的串联，根据电路元件的时域阻抗定义，确定电压调节模组的有效去耦上升时间为使电压调节模组的等效电感L1的时域阻抗Z1小于目标阻抗Zt的上升时间范围，电压调节模组的有效去耦上升时间tr为：tr≥L1/Zt，并取tr＝L1/Zt为电压调节模组的最小有效去耦上升时间tv；(4)确定备选电容库中n个相同电容器并联的最大有效去耦上升时间和最小有效去耦上升时间：将实际电容器建模为理想电阻R2、理想电感L2和理想电容C2的串联，计算n个相同电容器并联的时域阻抗Z2为：Z2=R2n+L2ntr+tr2nC2;]]>设电容器时域阻抗Z2小于等于目标阻抗Zt，计算n个相同电容器并联的最小有效去耦上升tr1和最大有效去耦上升时间tr2：tr1=C2(nZt-R2)-C22(nZt-R2)2-2C2L2---<1>]]>tr2=C2(nZt-R2)+C22(nZt-R2)2-2C2L2---<2>]]>其中C22(nZt‑R2)2‑2C2L2≥0，n为大于0的整数；(5)根据步骤(3)和步骤(4)的结果选择电容：5a)判断电压调节模组的有效去耦上升时间tv是否小于芯片电流的最小上升时间tr0，若是，则终止选择电容，转至5d)；否则，选择大于且最接近电压调节模组最小有效去耦上升时间tv的最大有效上升时间的电容器，并由式<1>式算得该所选电容器的最小有效去耦上升时间，执行5b)；5b)判断所选电容器的最小有效去去耦时间是否小于芯片电流的最小上升时间tr0，若是，则终止选择电容，转至5d)；否则，选择大于且最接近于所选电容器最小有效去耦上升时间的最大有效去耦上升时间的电容器，并由式<1>算得所选电容器的最小有效上升时间，执行5c)；5c)重复5b)；5d)将所选电容器与电压调节模组的由等效电感和等效电阻串联的电路并联连接，组成最终的去耦电路，完成对高速PDN电压噪声的抑制。