[发明专利]基于时域阻抗的电容选择方法

说明书

本发明公开了一种基于时域阻抗法的电容选择方法，其实现方案是：1.通过PDN数字芯片的额定功率、额定电压和允许的最大电压波动计算目标阻抗；2.定义时域阻抗；3.根据计算的目标阻抗和定义的时域阻抗确定电压调节模组的最小有效去耦上升时间和电容器的最大有效去耦上升时间及最小有效去耦上升时间；4.根据3的计算结果，选择使所有上升时间的电流情况对应的PDN时域阻抗小于目标阻抗的电容器，将所选得电容器和电压调节模组并联连接，完成对电压噪声的抑制。本发明提高了对多种电流情况的数字芯片电压噪声抑制效果，且节省去耦电容的数量，可用于高速电源分配网络PDN的电压噪声抑制。

技术领域

本发明属于电子元件技术领域，特别涉及一种电容的选择方法，可用于高速电源分配网络PDN的电压噪声抑制。

背景技术

随着数字IC的集成度越来越高，时钟频率不断攀升至数GHz，工作电压降低至1V以下，瞬态电流却飙升至几十甚至上百安培每纳秒。为了将电压噪声降低至噪声容限之内，PDN设计愈来愈具有挑战性。传统的基于频域目标阻抗法是指将感兴趣的频率范围之内的阻抗降低至目标阻抗之内，但在频域设计PDN时由于没能考虑瞬态效应，则会出现过设计问题；近期一些研究结果中对比了在时域频域设计PDN的优劣，并建议应从时域角度进行PDN设计。

有些研究者已经提出了一些在时域进行PDN设计的技术，其包括以下几种：

1.基于功率传输的PDN设计技术。这种技术基于功率传输延迟和表征实际电容器时域特性的实常数ΔV来保证功率连续传输，其中实常数ΔV是从电容器瞬间短路获得的，但由于去耦电容的相互作用，使实常数的获得方法并不准确。

2.基于时域瞬态阻抗的PDN设计技术。这种技术基于已知的芯片电流，通过选取使这种电流对应的时域阻抗最小的电容器，来完成PDN设计，但该方法只针对一种电流工作情况，不适用于实际数字芯片有多种工作电流的情况。

发明内容

本发明的目的在于提供一种基于时域阻抗的电容选择方法，以提高对工作于多种电流情况的数字芯片的电压噪声抑制效果。

本发明的技术思路是：基于带有上升时间的阶跃电流定义电容器的时域阻抗，当时域阻抗小于目标阻抗时，直接保证电压波动在噪声容限之内，电容器的时域阻抗随着电流激励上升时间的变化而变化，针对不同上升时间的所有电流激励情况，选择使各电流情况对应时域阻抗小于目标阻抗的电容器，从而保证电压噪声在噪声容限之内，得到直观高效适用于实际数字IC工作于多种电流情况的电容选择方法，其实现方案包括如下：

(1)计算PDN数字芯片的目标阻抗Z_t；

(2)定义电路元件的时域阻抗Z为：在带有上升沿的阶跃电流的作用下，理想的电阻R或电感L或电容C两端的电压变化量与激励电流变化量的比值；

(3)确定电压调节模组的有效去耦上升时间：

将电压调节模组建模为理想电阻R₁和理想电感L₁的串联，根据电路元件的时域阻抗定义，确定电压调节模组的有效去耦上升时间为使电压调节模组的等效电感L₁的时域阻抗Z₁小于目标阻抗Z_t的上升时间范围，电压调节模组的有效去耦上升时间t_r为：t_r≥L₁/Z_t，并取t_r＝L₁/Z_t为电压调节模组的最小有效去耦上升时间t_v；

(4)确定备选电容库中n个相同电容器并联的最大有效去耦上升时间和最小有效去耦上升时间：

将实际电容器建模为理想电阻R₂、理想电感L₂和理想电容C₂的串联，计算n个相同电容器并联的时域阻抗Z₂为：