[实用新型]兼容DDR1、DDR2和DDR3的电荷泵电源

摘要

本实用新型公开一种兼容DDR1、DDR2和DDR3的电荷泵电源，包括：若干电荷泵、电源监测电路和逻辑控制电路；所述若干电荷泵用于实现输入电源vext到目标高压的转换；所述电源监测电路用于监测电源电压的电平高低；所述逻辑控制电路用于根据电源监测电路的输出结果，产生相应的使能信号，控制若干电荷泵的工作，将输入电源vext提升至目标高压。本实用新型能同时兼容DDR1、DDR2和DDR3，在DDR1、DDR2和DDR3下都具有较好的转换效率和适宜的电流驱动能力。

主权项

一种兼容DDR1、DDR2和DDR3的电荷泵电源，其特征在于，包括：若干电荷泵、电源监测电路和逻辑控制电路；所述若干电荷泵用于实现输入电源vext到目标高压的转换；所述电源监测电路用于监测电源电压的电平高低；所述逻辑控制电路用于根据电源监测电路的输出结果，产生相应的使能信号，控制若干电荷泵的工作，将输入电源vext提升至目标高压；若干电荷泵的输入都连接电源电压vext，输出均连接到电荷泵电源的输出端pump_out；所述若干电荷泵均连接逻辑控制电路输出的电荷泵级数控制信号stage2_en，若干电荷泵中第一电荷泵的使能信号连接到电源vext，除第一电荷泵以外的其它电荷泵分别连接逻辑控制电路输出的对应电荷泵使能信号；所述若干电荷泵均包括第一级子电荷泵stage1、第二级子电荷泵stage2、与门and1、电平转换电路和pmos晶体管p1；第一级子电荷泵stage1的输入端连接输入电源vext，第一级子电荷泵stage1的控制端和与门的第一输入端均连接到逻辑控制电路的输出信号pump_en，第一级子电荷泵stage1的输出端连接第二级子电荷泵stage2的输入端和pmos晶体管p1的D极；第二级子电荷泵stage2的输出端连接电荷泵电源的输出端pump_out，第二级子电荷泵stage2的控制端连接与门的输出端；逻辑控制电路的输出信号stage2_en连接与门的第二输入端和电平转换电路的输入端；电平转换电路的输出端连接pmos晶体管p1的G极，电平转换电路的电源端和pmos晶体管p1的S极均连接到电荷泵电源的输出端pump_out；逻辑控制电路的输出信号stage2_en用以同时控制第一电荷泵、第二电荷泵和第三电荷泵的级数；逻辑控制电路的输出信号pump_en包括pump2_en和pump3_en；逻辑控制电路的输出信号pump2_en用作第二电荷泵的使能信号；逻辑控制电路的输出信号pump3_en用作第三电荷泵的使能信号。