[发明专利]基于FPGA架构的ETS表决卡

摘要

一种基于FPGA架构的ETS表决卡，涉及汽轮机技术领域，所解决的是现有系统无法实现复杂的表决逻辑及表决时间长的技术问题。该表决卡包括FPGA表决模块、IOP处理模块、第一连接件、第二连接件；第一连接件的各路数字信号输入接口、各路数字信号输出接口分别接到FPGA表决模块的各路数字信号输入端口、各路数字信号输出端口；FPGA表决模块的LVDS发送端口、各路LVDS接收端口、各路串行通信端口分别接到第二连接件的LVDS发送接口、各路LVDS接收端口、各路串行通信接口；所述IOP处理模块中设有FPGA处理子模块、CPU子模块。本发明提供的表决卡，适用于ETS系统。

主权项

一种基于FPGA架构的ETS表决卡，其特征在于：包括FPGA表决模块、IOP处理模块、第一连接件、第二连接件；所述FPGA表决模块设有多路数字信号输入端口、多路数字信号输出端口、多路串行通信端口、1路LVDS发送端口、多路LVDS接收端口；所述第一连接件具有多路数字信号输入接口、多路数字信号输出接口，第一连接件的各路数字信号输入接口各经一个数字信号传输通道分别接到FPGA表决模块的各路数字信号输入端口，FPGA表决模块的各路数字信号输出端口各经一个数字信号传输通道分别接到第一连接件的各路数字信号输出接口；所述第二连接件具有多路串行通信接口、1路LVDS发送接口、多路LVDS接收端口，第二连接件的各路串行通信接口各经一个串行通道分别接到FPGA表决模块的各路串行通信端口，FPGA表决模块的LVDS发送端口经一LVDS传输通道接到第二连接件的LVDS发送接口，第二连接件的各路LVDS接收端口各经一个LVDS传输通道分别接到FPGA表决模块的各路LVDS接收端口；所述IOP处理模块中设有FPGA处理子模块、CPU子模块，其中的FPGA处理子模块经数据线与FPGA表决模块互联，并且FPGA处理子模块设有多路数字信号输入端口，第一连接件的各路数字信号输入接口各经一个数字信号传输通道分别接到FPGA处理子模块的各路数字信号输入端口，FPGA处理子模块与CPU子模块经数据总线互联。