[发明专利]一种AES加解密电路仿真分析方法及装置在审
| 申请号： | 201611236322.1 | 申请日： | 2016-12-28 |
| 公开（公告）号： | CN106788976A | 公开（公告）日： | 2017-05-31 |
| 发明（设计）人： | 张睿;林子康;胡湘宏;熊晓明 | 申请（专利权）人： | 广东工业大学 |
| 主分类号： | H04L9/06 | 分类号： | H04L9/06 |
| 代理公司： | 北京集佳知识产权代理有限公司11227 | 代理人： | 张春水,唐京桥 |
| 地址： | 510062 广东省*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种AES加解密电路仿真分析方法及装置，用于解决现有的技术一般加上了数据冗余处理或者纠错码或者使用低轮AES加解密，数据冗余处理和纠错码一般用在高速的AES电路中，增加了模块，增加了不可确定性和复杂度，对于一些对速度要求没有那么高而对功耗面积比较敏感的设计来说不太适用的技术问题。 | ||
| 搜索关键词： | 一种 aes 解密 电路 仿真 分析 方法 装置 | ||
【主权项】：
一种AES加解密电路仿真分析方法，其特征在于，包括：S1：通过JAVA对确定AES加解密算法进行是否可实现的仿真验证；S2：确定根据JAVA验证后的AES加解密算法对应的数据逻辑架构进行的AES加解密功能结构模块的划分；S3：根据AES加解密功能结构模块通过编写的RTL代码生成AES加解密电路，并通过VCS仿真验证AES加解密电路是否可实现的仿真操作；S4：通过DC综合软件对VCS仿真验证后的AES加解密电路进行时序和功耗分析。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广东工业大学，未经广东工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611236322.1/，转载请声明来源钻瓜专利网。
