[发明专利]一种多核8051处理器SOC的安全实现装置以及方法有效
| 申请号： | 201611145616.3 | 申请日： | 2016-12-13 |
| 公开（公告）号： | CN108228525B | 公开（公告）日： | 2021-09-24 |
| 发明（设计）人： | 王洪;刘华平 | 申请（专利权）人： | 北京迪文科技有限公司 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78;G06F21/60 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100086 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及多核8051处理器SOC与片外FLASH之间数据交换的加密方法和装置。本发明的安全实现装置系统包括多个8051处理器、JTAG Controller、CodeData SRAM以及加密解密处理模块；加密模块包括MUX模块、Efuse模块、JTAG security模块、Spi flash controller模块。处理器之间通过Spi flash controller模块基于EFUSE产生的唯一CODE进行对外SPI FLASH的读写；双核8051 SOC的JTAG接口通过JTAG Controller与JTAG security模块进行通信，JTAG security模块通过EFUSE模块产生的唯一CODE进行加解密处理，最后再跟SPI FLASH进行数据的读写交换。 | ||
| 搜索关键词： | 一种 多核 8051 处理器 soc 安全 实现 装置 以及 方法 | ||
【主权项】：
1.一种多核8051处理器SOC的安全实现装置以及方法，其特征在于，基于双核8051处理器SOC的安装实现装置系统，包括CPU0 8051 System、CPU1 8051 System、JTAG Controller、Code&Data SRAM以及加密解密处理模块；所述CPU0 8051 System以及CPU1 8051 System，是双核8051 SOC系统的组成核之一，用于整个双核8051处理数据的处理器之一；所述JTAG Controller，是双核8051 SOC系统的对外下载和仿真接口，用于双核8051的程序开发和程序烧录；所述Code&Data SRAM，是双核8051 SOC系统的内部代码和数据的高速缓冲区，为代码和数据提供可靠的缓冲区间；所述加密解密处理模块，用于实现数据传输的加解密。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京迪文科技有限公司，未经北京迪文科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611145616.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种多核系统的核间交互方法
- 下一篇：电源隔离电路以及多电源域多电源隔离系统
