[发明专利]一种使用模拟计算的神经网络芯片有效
| 申请号： | 201611111668.9 | 申请日： | 2016-12-06 |
| 公开（公告）号： | CN108154227B | 公开（公告）日： | 2020-06-23 |
| 发明（设计）人： | 戴瑾 | 申请（专利权）人： | 上海磁宇信息科技有限公司 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063;G11C11/16 |
| 代理公司： | 上海容慧专利代理事务所(普通合伙) 31287 | 代理人： | 于晓菁 |
| 地址： | 201800 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种使用模拟计算的神经网络芯片包括：由多个MTJ存储单元组成的存储阵列，通过行地址解码器和列地址解码器选择存储阵列中的存储单元，存储阵列采用源极线和位线垂直的布局；存储阵列的每一列配置一个置于高阻态的参考单元；在运算模式下，阵列存储单元的源极线和参考单元的源极线都连接到供电系统，存储单元供电减去基准电位的差值等于参考单元的供电减去基准电位的差值；存储阵列的每一列配置两个MOS晶体管，两个MOS晶体管的栅极均连接至神经元的相应的输入信号，两个MOS晶体管中的一个MOS晶体管的源极连接至相应列的位线，两个MOS晶体管中的另一个MOS晶体管的源极连接至相应列的参考单元的位线；该一个MOS晶体管的漏极连接至电荷积分器。 | ||
| 搜索关键词： | 一种 使用 模拟 计算 神经网络 芯片 | ||
【主权项】：
一种使用模拟计算的神经网络芯片，其特征在于包括：由多个MTJ存储单元组成的存储阵列，其中通过行地址解码器和列地址解码器选择存储阵列中的存储单元，存储阵列采用源极线和位线垂直的布局；存储阵列的每一列配置一个置于高阻态的参考单元；在运算模式下，阵列存储单元的源极线和参考单元的源极线都连接到供电系统，其中存储单元供电减去基准电位的差值等于参考单元的供电减去基准电位的差值；存储阵列的每一列配置两个MOS晶体管，其中两个MOS晶体管的栅极均连接至神经元的相应的输入信号，两个MOS晶体管中的一个MOS晶体管的源极连接至相应列的位线，两个MOS晶体管中的另一个MOS晶体管的源极连接至相应列的参考单元的位线；所述一个MOS晶体管的漏极连接至电荷积分器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海磁宇信息科技有限公司，未经上海磁宇信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611111668.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种使用模拟计算的神经网络芯片
- 下一篇：一种人工神经网络计算装置和方法
