[发明专利]密码算法验证系统

摘要

本发明属于信息安全技术领域，具体涉及一种密码算法验证系统。所述密码算法验证系统包括控制层、总线层和模块层；控制层含MicroBlaze软核处理器和DMA控制器；总线层含AXI总线和AXI‑APB Bridge协议转换桥；模块层含SM3算法模块、SM2算法模块、SM4算法模块、AES算法模块、BRAM存储器、GPIO模块和UART模块；该验证方案实现对几种不同类别密码算法的验证，涉及算法较多、范围较广。该验证结构采用通用的APB类型接口和AXI类型接口，具有可扩展性，可为其他密码算法的验证提供参考。该验证结构嵌入处理器结构，具有一定的可移植性，可为基于其他可编程逻辑器件的验证设计提供借鉴意义。

主权项

一种密码算法验证系统，其特征在于，所述密码算法验证系统包括：控制层、总线层和模块层；其中，控制层包含MicroBlaze软核处理器和DMA控制器；总线层包含AXI总线和AXI‑APB Bridge协议转换桥；模块层包含SM3算法模块、SM2算法模块、SM4算法模块、AES算法模块、BRAM存储器、GPIO模块和UART模块；其中，所述控制层的MicroBlaze软核处理器作为整个验证系统的总调度，由MicroBlaze软核处理器发送控制指令到总线层的AXI总线；AXI总线接收MicroBlaze软核处理器发送的控制指令后，根据总线协议及AXI‑APB Bridge协议转换桥将控制指令下达到模块层；模块层接收总线层AXI总线传输的控制指令后，根据地址译码，相应的模块接收控制指令，并执行相应的验证操作；其中，SM3算法模块和SM2算法模块的接口类型设计为APB类型，因此需要经过总线层的AXI‑APB Bridge协议转换桥进行转接，从而实现控制信息和数据信息的传输；其中，SM4算法模块与AES算法模块需求的数据量较大，且模块接口设计为AXI‑Stream类型，需要借助DMA控制器完成对BRAM存储器的数据访问；其中，BRAM存储器、GPIO模块和UART模块均为低速的接口模块，设置为直接挂载到总线层的AXI总线上，从而实现控制信息和数据信息的传输。