[发明专利]基于FPGA的高级综合实现拟牛顿算法加速的方法在审
| 申请号： | 201611035499.5 | 申请日： | 2016-11-19 |
| 公开（公告）号： | CN106775905A | 公开（公告）日： | 2017-05-31 |
| 发明（设计）人： | 刘强;马磊 | 申请（专利权）人： | 天津大学 |
| 主分类号： | G06F9/45 | 分类号： | G06F9/45 |
| 代理公司： | 天津市北洋有限责任专利代理事务所12201 | 代理人： | 程小艳 |
| 地址： | 300072*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种基于现场可编程门阵列FPGA的高层次综合HLS工具优化加速拟牛顿算法的方法，步骤包括(1)、分析拟牛顿算法的功能，划分出拟牛顿算法的主要计算模块；(2)、利用高级语言C，C++实现上述步骤(1)中的各个模块，并且验证算法功能的正确性；(3)、将上述步骤(2)功能验证正确的拟牛顿算法作为输入文件，利用高层次综合工具，将高级语言转化为RTL级语言，验证生成的RTL代码；(4)、将生成的RTL代码制作成比特流文件，下载配置到FPGA的可配置逻辑部分。本发明从加速拟牛顿算法出发，利用高层次综合实现拟牛顿算法，通过FPGA实现对拟牛顿算法加速,降低了FPGA的开发难度。 | ||
| 搜索关键词： | 基于 fpga 高级 综合 实现 牛顿 算法 加速 方法 | ||
【主权项】：
基于FPGA的高级综合实现拟牛顿算法加速的方法，其特征在于，具体包括如下步骤：(1)、分析拟牛顿算法的功能，划分出拟牛顿算法的主要计算模块；(2)、利用高级语言C，C++实现上述步骤(1)中的各个模块，并且验证算法功能的正确性；(3)、将上述步骤(2)功能验证正确的拟牛顿算法作为输入文件，利用高层次综合工具，将高级语言转化为RTL级语言，验证生成的RTL代码；(4)、将生成的RTL代码制作成比特流文件，下载配置到FPGA的可配置逻辑部分。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津大学，未经天津大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611035499.5/，转载请声明来源钻瓜专利网。
- 上一篇：对程序预编译的方法及装置
- 下一篇：业务流程处理方法及装置
