[发明专利]一种软硬件接口协议

摘要

本发明公开了一种软硬件接口协议，包含如下定义的报文Start、Ins、Address、Data、Ack、Stop周期；上述接口协议均由两个信号线实现，一个为时钟线，由软件驱动；两一个为数据线。本发明可以替换实现所有的调试接口协议的硬件功能，同时具有当前指令周期结束前知道指令的执行状态是否完成。

主权项

一种软硬件接口协议，其特征在于，包含如下定义的报文：Start、Ins、Address、Data、Ack、Stop周期；上述接口协议均由两个信号线实现，一个为时钟线，由软件驱动；两一个为数据线，分时可控制能够由烧录软件驱动或Slave驱动；1)Start周期：一个时钟周期作为起始信号，软件将数据线置0；2)Comand周期：两个时钟周期作为命令接口，支持四种命令报文；报文接口编码定义为：bit0为1，表示写请求；bit0为0，表示读请求；bit1为0，表示地址寄存器的读或写请求；bit1为1，表示数据寄存器的读或写请求；在该协议设计中定义数据和地址两个寄存器的读写，能够读写的寄存器有两类，一个是地址寄存器，另一个是地址寄存器控制选择的数据寄存器，最终访问的寄存器范围依赖于地址寄存器的宽度定义。3)Address周期：地址周期，为设备描述符寄存器描述的数据长度；该报文字段包含2bits，其报文定义如下：2’b00：8bits地址宽度2’b01：16bits地址宽度2’b10：24bits地址宽度2’b11：32bits地址宽度在设备内部有一个默认的8bits数据寄存器：DEVID，软件通过第一个读数据命令来得到地址长度信息和ACK最长等待周期信息，及等待周期的结束信号的定义Acks；4)DLen周期：数据长度周期该报文字段包含2bits，其报文定义如下：2’b00：8bits数据长度2’b01：16bits数据长度2’b10：16bits数据长度2’b11：32bits数据长度5)Data周期：数据周期，为读写数据的周期，周期长度由数据长度字段Dlen指定；6)Ack周期：应答周期，为设备描述符制定的最长周期数；DEVID寄存器中有等待周期的最长约束时间；等待周期内，等待时间由软件控制的时钟周期决定，在等待周期内接收到的第一个等待结束信号作为等待周期的结束，进入下一个报文周期；如果等待周期内没有收到等待周期结束信号，则在超过寄存器DEVID中规定的最大等待周期数后将自动进入下一个报文周期；Stop周期：指令结束周期，一拍软件将数据线置1。接口协议时序如图2～5所有，所有的接口协议均由Start时序开始，Stop时序结束。时钟线时钟由软件来驱动。图2为ADDRESS READ接口时序定义，图3为ADDRESS WRITE接口时序定义。地址读写寄存器为软件可以直接访问的寄存器，故不设计等待周期ACK。地址信息的读写也采用软件时钟，不需要等待。图4为DATA READ接口时序定义，图5为DATA WRITE接口时序定义。数据读写协议中，软件可以使用接口报文Length确定待传送的数据长读的定义。在读数据的DATA周期前先有ACK周期为1，确保读数据准备好以后才能进入DATA周期；在写数据周期DATA周期以后正确接收到ACK周期为1，确保写数据完成后才进入下一周。关与ACK周期的详细设计已经在上述“6)”进行详细说明。该协议是基于ACK周期的巧妙设计才具有超时容错和当拍指令周期可以告知软件指令执行结果。该发明关键是ACK周期的设计，实现的上述发明的优点。等待周期的引入避免了无限制的等待，且可以在当前指令周期结束前知道指令执行的结果是否正确。同时，由于时钟信号由软件控制，故等待周期的时间完全由软件控制，不是确定的时间间隔，而只是有确定的等待周期数量。在软硬件接口协议中引入固定等待结束周期为本发明的保护项。在软件硬件调试接口协议设计中由类似ACK周期的超时设计视为本专利的保护项。(不保护整个协议只是针对协议设计中的部分内容设计进行保护)。