[发明专利]基于PowerPC与网口的FPGA与PC的通信方法

摘要

本发明公开了一种基于PowerPC与网口的FPGA与PC之间的通信方法，该方法使数据在传输过程中无需PowerPC控制，而交由外部模块控制；当有数据写入RAM时，外部模块通过触发中断通知PowerPC处理数据；当PowerPC需要向功能模块传输数据时，通过GPIO口给功能模块上升沿，通知功能模块读取数据。本发明极大地减少了PowerPC在数据接收、存储和发送过程中的时间开销，在高实时性要求的场合能有效降低通信崩溃的可能性。

主权项

一种基于PowerPC与网口的FPGA与PC之间的通信方法，其特征在于，FPGA内设置有千兆网口‑PowerPC连接模块，用于对PowerPC上挂载的RAM进行读写，通信方法包括：FPGA与PC之间没有数据传输时，RAM写使能关闭，地址端置为固定地址addr1，千兆网口‑PowerPC连接模块持续读取该地址单元的数据；PowerPC向千兆网口发送数据时，PowerPC向addr1写入表示开始发送的数据，千兆网口‑PowerPC连接模块读取到该数据后，将RAM地址端数值加4读取下一个单元的数据，通过千兆网口发送，地址再加4，读取数据发送，依次发送各地址单元数据，直到读取到表示结束发送的数据为止，然后千兆网口‑PowerPC连接模块恢复无数据传输状态；千兆网口向PowerPC发送数据时，首先千兆网口‑PowerPC连接模块判断到从千兆网口过来的帧头，将RAM地址置为addr2，打开写使能，将第一个数据写入RAM，地址加4，将接收到的第二个数据写入RAM，同理依次将接收到的数据写入RAM，直到接收到帧尾，然后千兆网口‑PowerPC连接模块恢复无数据传输状态，并将相应GPIO口上的电平反转，触发中断，通知PowerPC处理数据。