[发明专利]移位寄存器单元及其驱动方法、栅线驱动电路和阵列基板

摘要

公开了一种移位寄存器单元及其驱动方法、栅线驱动电路，以及阵列基板，其中该移位寄存器单元包括：充电子电路(110)，在输入信号端(INPUT)输入的信号的控制下，为上拉节点(PU)充电；输出子电路(120)，在上拉节点(PU)的电平的控制下，通过输出端输出第一时钟信号端提供的时钟信号作为驱动信号；第一下拉子电路(130)，在第一下拉节点(PD1)的电平控制下，对上拉节点(PU)和输出端(OUT)进行下拉；以及复位子电路(140)，在复位信号端输入的复位信号的控制下，对上拉节点(PU)和输出端(OUT)进行复位。由此，可以在移位寄存器单元驱动过程中的低电平维持阶段，利用第一下拉子电路对上拉节点PU和输出端OUT进行下拉，消除由于耦合电容引起的噪声。

主权项

1.一种移位寄存器单元，包括：充电子电路(110)，与输入信号端(INPUT)和上拉节点(PU)连接，被配置为在输入信号端(INPUT)输入的信号的控制下，为上拉节点(PU)充电；输出子电路(120)，与上拉节点(PU)、第一时钟信号端(CLK)和输出端(OUT)连接，被配置为在上拉节点(PU)的电平的控制下，通过输出端输出第一时钟信号端提供的时钟信号作为驱动信号；第一下拉子电路(130)，与上拉节点(PU)、输出端(OUT)和第一下拉节点(PD1)连接，被配置为在第一下拉节点(PD1)的电平控制下，对上拉节点(PU)和输出端(OUT)进行下拉；第一控制子电路(150)，与上拉节点(PU)、第一时钟信号端(CLK)和第一下拉节点(PD1)连接，被配置为在上拉节点(PU)和第一时钟信号端(CLK)的电平的控制下，控制第一下拉节点(PD1)的电平；第二下拉子电路(160)，与上拉节点(PU)、输出端(OUT)和第二下拉节点(PD2)连接，被配置为在第二下拉节点(PD2)的电平控制下，对上拉节点(PU)和输出端(OUT)进行下拉；第二控制子电路(170)，与第二时钟信号端(CLKB)和第二下拉节点(PD2)连接，被配置为在第二时钟信号端(CLKB)提供的第二时钟信号的控制下，控制第二下拉节点(PD2)的电平；以及复位子电路(140)，与上拉节点(PU)、输出端(OUT)和复位信号端(RESET)连接，被配置为在复位信号端输入的复位信号的控制下，对上拉节点(PU)和输出端(OUT)进行复位。