[发明专利]软件定义的异构混合内存管理方法有效

专利信息
申请号: 201610228385.6 申请日: 2016-04-13
公开(公告)号: CN105938458B 公开(公告)日: 2019-02-22
发明(设计)人: 黄林鹏;朱燕民;沈艳艳;梅宏;李素敏;薛栋梁 申请(专利权)人: 上海交通大学
主分类号: G06F12/06 分类号: G06F12/06
代理公司: 上海汉声知识产权代理有限公司 31236 代理人: 郭国中
地址: 200240 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种软件定义的异构混合内存管理方法,该方法基于平坦的混合内存体系架构,通过软件定义的方法实现平坦和层级两种内存管理模式。包括:对动态随机存储器和存储级内存分别进行逻辑功能角色划分,设计功能适配器、动态随机存储器充当高速缓存等功能模块,并根据用户的配置参数实现角色与各功能模块的适配,按需构建平坦或层级的内存管理模式。本发明可以在不改变硬件架构的情况下,为应用程序提供不同的访存模式,满足多样化的访存需求。
搜索关键词: 软件 定义 混合 内存 管理 方法
【主权项】:
1.一种软件定义的异构混合内存管理方法,其特征在于,包括:步骤1:对DRAM和存储级内存SCM分别进行逻辑功能角色的设定,并创建逻辑功能角色相应的逻辑功能模块;步骤2:创建存储级内存分区表SPT,以记录SPT信息,其中,SPT信息包括部署在SCM的不同分区上的逻辑功能模块的内存布局;步骤3:读取配置信息和SPT信息,并根据配置信息修改SPT信息中现有的内存布局;步骤4:创建逻辑功能适配器,其中,逻辑功能适配器用于根据配置信息实现对内存布局的容量配置和资源管理,激活各逻辑功能模块,以构建成所设定的内存模式;在DRAM高速缓存管理模块的创建中,由软件定义DRAM高速缓存管理模块,DRAM高速缓存管理模块包括:DRAM高速缓存控制器、内存控制器;DRAM高速缓存控制器通过空闲链表结构管理空闲页帧,该空闲链表为无序链表;DRAM高速缓存控制器通过一张页面映射表DCMT来建立DRAM高速缓存控制器中页帧与SCM页帧的关联;DRAM高速缓存控制器采用最近最少使用算法LRU为DRAM高速缓存控制器中的页面替换策略;内存控制器通过一张DRAM页帧访存频度表DCFT来维护DRAM高速缓存页帧的访存频度,并定期将DCFT刷新至DRAM高速缓存控制器,DRAM高速缓存控制器在DRAM中保留一份DRAM页帧访存频度表DCFT的备份信息,并根据该备份信息,建立LRU链表,该LRU链表为有序链表,从表头至表尾各页面的访存频度依次递增;DRAM高速缓存控制器的控制流程包括:当内存控制器中检测到某个SCM页帧的访存频度超过阈值时,内存控制器将触发中断,DRAM高速缓存控制器响应中断,首先从空闲链表中选择一个空闲页面,将SCM页面数据拷贝至该空闲页面,更新页表和DCMT;如果无空闲页面,则DRAM高速缓存控制器从LRU链表中取出表头的一个页面,如果该页面为干净页,则将SCM页面数据拷贝至该页面,更新DCMT和页表;若该页面为脏页,则将该页面写回SCM,然后将SCM页面数据拷贝至该页面,更新DCMT和页表。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海交通大学,未经上海交通大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610228385.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top