[发明专利]内存控制接口信号质量的优化方法和系统有效

专利信息
申请号: 201610118666.6 申请日: 2016-03-02
公开(公告)号: CN105701042B 公开(公告)日: 2018-08-14
发明(设计)人: 杨晓 申请(专利权)人: 珠海全志科技股份有限公司
主分类号: G06F13/16 分类号: G06F13/16
代理公司: 广州华进联合专利商标代理有限公司 44224 代理人: 贾满意;李双皓
地址: 519080 广东省*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种内存控制接口信号质量的优化方法,包括:向存储装置的存储空间中写入已知数据;逐一按照预设配置参数集合中的各个配置参数组合配置内存控制接口信号的延时信息和对应的判决电平,读取已知数据并将读取出的数据与已知数据对比;根据对比结果从预设配置参数集合中选择最佳配置参数组合;其中,每个配置参数组合包括延时信息和与延时信息对应的判决电平;延时信息包括读延时信息和写延时信息,判决电平包括与读延时信息对应的判决电平和与写延时信息对应的判决电平。上述方法不仅可以快速自适应的优化内存控制接口,还可以快速检查内存控制接口的时序裕度和电压裕度。本发明还公开一种内存控制接口信号质量的优化系统。
搜索关键词: 内存 控制 接口 信号 质量 优化 方法 系统
【主权项】:
1.一种内存控制接口信号质量的优化方法,其特征在于,包括以下步骤:向存储装置的存储空间中写入已知数据;所述已知数据写入所述存储装置;逐一按照预设配置参数集合中的各个配置参数组合配置内存控制接口信号的延时信息和对应的判决电平,读取所述已知数据,并将读取出的数据与所述已知数据对比;根据对比结果从所述预设配置参数集合中选择最佳配置参数组合;其中,每个所述配置参数组合包括所述延时信息和与所述延时信息对应的判决电平;所述延时信息包括读延时信息和写延时信息,所述判决电平包括与所述读延时信息对应的判决电平和与所述写延时信息对应的判决电平;所述内存控制接口信号包括数据信号、数据掩码、数据选通信号和DQSN中的至少一种。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于珠海全志科技股份有限公司,未经珠海全志科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610118666.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top