[发明专利]一种基于FPGA的二值图像连通区域信息快速获取系统及方法

摘要

本发明提出了一种基于FPGA的二值图像连通区域信息获取系统及方法，所述方法如下采用帧同步信号、行同步信号、二值图像数据和像素同步时钟作为图像输入信号。第一个行有效期间检测第一行图像的游程信息。第二个行有效期间检测第二行图像的游程信息，把第一行游程信息合并，获取连通区域信息，建立第一行游程查找表。第三个行有效期间检测第二行图像的游程信息，利用第一行的游程查找表合并第二行游程信息，获取连通区域信息，建立第二行游程查找表。后续操作与第三行操作一致，图像输入完成即可得到连通区域信息。本发明采用流水线操作，充分利用FPGA的并行优势，可以实现高分辨率图像连通区域信息的实时获取。

主权项

一种基于FPGA的二值图像连通区域信息快速获取系统，其特征在于：包括用于检测游程信息的游程检测模块、用于对游程信息进行处理的游程合并模块，以及信息存储模块，其中，所述信息存储模块包括游程信息存储模块RUN_RAM1、游程信息存储模块RUN_RAM2、游程查找表存储模块LOOKUP_RAM1、游程查找表存储模块LOOKUP_RAM2，以及连通区域信息存储模块CONNECTED_DOMAIN_RAM；所述游程合并模块包括有多个像素同步时钟，每个像素同步时钟分为：CLK1、CLK2、CLK3；在所述CLK1时钟，依据当前行游程和上一行的游程查找表的对应关系确定当前行下一个游程和游程查找表的地址，然后由CLK3获取的游程查找表中需要合并的连通区域地址，在CLK1中得到需要合并的连通区域信息，最后把游程信息合并到对应的连通区域信息中，确定当前合并的游程对应的游程查找表信息；在所述CLK2时钟，下一个需要处理的游程和游程查找表地址有效，将游程查找表的信息写入对应的存储模块中；在所述CLK3时钟，下一个需要处理的游程信息和游程查找表的信息有效，读取该游程信息和游程查找表的信息。