[实用新型]一种接收DPHY串行信号的二分频电路

摘要

本实用新型提供了一种接收DPHY串行信号的二分频电路，接收DPHY的输出信号，并对其二分频处理，包括：一个DPHY接收器，两个差分寄存器以及至少四个差分转发器；两个差分寄存器的时钟信号相位相反；两个差分寄存器的一个数据信号输出端分别和与其对应的数据信号输入端反相连接；两个差分寄存器的其他数据信号输出端分别和与其他至少四个差分转发器的数据信号输入端连接。利用DPHY接收器，两个差分寄存器以及至少四个差分转发器对DPHY的输出信号进行二分频处理，从而提高了FPGA接收DPHY串行数据的速率，可以满足各种验证平台对DPHY速度的要求，且实现简单，安全可靠。

主权项

一种接收DPHY串行信号的二分频电路，其特征在于，包括一个DPHY接收器、两个差分寄存器以及至少四个差分转发器；所述DPHY接收器的输入端接收DPHY的串行输出信号并分离出差分数据信号，所述DPHY接收器的差分数据信号输出端输出所述差分数据信号并分别与所述两个差分寄存器的数据信号输入端连接，所述DPHY接收器的时钟信号输出端分别与所述两个差分寄存器的时钟信号输入端连接并使所述两个差分寄存器的时钟信号相位相反；每个差分寄存器的多个数据信号输出端中的一个数据信号输出端和与其对应的一个数据信号输入端反相连接，并将该数据信号输出端作为所述差分寄存器的时钟信号输出端，同时该数据信号输出端与其中一个差分转发器的数据信号输入端连接，每个差分寄存器的其他数据信号输出端分别与其他差分转发器的数据信号输入端连接。