[发明专利]一种高精度时钟产生装置

摘要

本发明公开了一种时钟产生装置，时钟产生装置包括：基准电压产生模块和振荡电路模块；基准电压产生模块，由晶体管MP3、自动校验电路控制模块和电阻R1组成；自动校验电路控制模块由晶体管MN3、MN4、MN5、Switch1、Switch2组成；振荡电路模块由晶体管MN1、MN2、MP1、MP2；电容C1、C2；比较器COMP1、COMP2；D触发器FF组成。

主权项

1.一种高精度时钟产生装置，其特征在于，所述装置包括：基准电压产生模块和振荡电路模块，基准电压产生模块，由晶体管MP3、自动校验电路控制模块和电阻R1组成；晶体管MP3的漏极接电源VDD，源极接电阻R1，栅极接地；电阻R1的另一端接自动校验电路控制模块的VRFE端口；自动校验电路控制模块输出VREF给振荡电路模块提供比较电压；自动校验电路控制模块由晶体管MN3、MN4、MN5、Switch1、Switch2组成；晶体管MN3的漏极接地VSS，源极和栅极一起接到VREF；晶体管MN4的漏极接Switch1，源极和栅极一起接到电阻R1的另一端；振荡电路模块由晶体管MN1、MN2、MP1、MP2；电容C1、C2；比较器COMP1、COMP2；D触发器FF组成；晶体管MP1的漏极接电源VDD，晶体管MP1源极与晶体管MN1的源极相接结点名称为VC1，晶体管MP1栅极与晶体管MN1的栅极相接接到D触发器FF的输出Q非端，晶体管MN1的漏极接晶体管MN4的源极，晶体管MN4的漏极接地VSS，晶体管MN4的栅极接VREF；晶体管MP2的漏极接电源VDD，晶体管MP2源极与晶体管MN2的源极相接结点名称为VC2，晶体管MP2栅极与晶体管MN2的栅极相接接到D触发器FF的输出Q端，晶体管MN2的漏极接晶体管MN5的源极，晶体管MN5的漏极接地VSS，晶体管MN5的栅极接VREF。