[发明专利]一种基于FPGA的参数化多标准高吞吐率译码器

摘要

本发明提供一种基于FPGA的参数化多标准高吞吐率译码器，包括码字转换单元、分支度量计算单元、可重构分支度量网络、基4加比选单元、可重构路径度量网络。本发明提出针对3-9可变约束度、1/2或1/3两种码率的多个通信协议，如GPRS、WiMAX、LTE、CDMA、3G等，都可以实现协议中卷积码的译码工作。本发明实现的译码器在Xilinx XC7VX485T平台上工作频率达到270.5MHz，吞吐率达到541Mbps，是目前基于FPGA平台的译码速率最高的Viterbi译码器。

主权项

一种基于FPGA的参数化多标准高吞吐率译码器，其特征在于：包括码字转换单元(1)、分支度量计算单元(2)、可重构分支度量网络(3)、基4加比选单元(4)、归一化判断单元(5)、可重构路径度量网络(6)以及回溯译码单元(7)、控制单元(8)，所述码字转换单元(1)，用于接收输入码字，并将码字转化成无符号整数，然后将转化的无符号整数输入到分支度量计算单元(2)；所述分支度量计算单元(2)，用于根据输入码字转化的无符号整数计算基4网格图中每个分支的度量值；所述可重构分支度量网络(3)，用于从所述分支度量计算单元(2)计算的每种可能的分支度量值中选取相应的分支度量值分别送入对应的基4加比选单元(4)；所述基4加比选单元(4)，用于通过加比选操作，计算出新的路径度量将其送入归一化判断单元(5)，并将幸存比特信息送入回溯译码单元(7)；所述归一化判断单元(5)，判断所有输入的路径度量值最高位是否为1，如果为1，则判断路径度量需要归一化，归一化后的路径度量值送入可重构路径度量网络(6)；如果为0，则直接将路径度量值送入可重构路径度量网络(6)；所述可重构路径度量网络(6)，用于根据约束度的变化自适应选择合适的互联关系，再将新的路径度量值送入基4加比选单元(4)中进行迭代计算；所述回溯译码单元(7)，用于根据接收的幸存比特信息进行3点回溯算法，对网格进行回溯和译码操作，最后输出译码比特；所述控制单元(8)，分别与码字转换单元(1)、分支度量计算单元(2)、基4加比选单元(4)、回溯译码单元(7)连接，负责整个译码器中3点算法的流水控制。