[发明专利]在多核心处理器中并行功能的高效率硬件分派及相关的处理器系统、方法及计算机可读媒体在审
| 申请号： | 201480056696.8 | 申请日： | 2014-10-31 |
| 公开（公告）号： | CN105683905A | 公开（公告）日： | 2016-06-15 |
| 发明（设计）人： | 迈克尔·威廉·帕登;埃里克·阿斯穆森·德卡斯特罗·洛波;马修·克里斯琴·达根;樽井健人;克雷格·马修·布朗 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30;G06F9/38 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 宋献涛 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施例提供在多核心处理器中并行功能的高效率硬件分派及相关的处理器系统、方法及计算机可读媒体。在一个实施例中，在多核心处理器的第一硬件线程中检测指示请求程控的并行转移的操作的第一指令。将对程控的所述并行转移的请求排入硬件先进先出FIFO队列中。在所述多核心处理器的第二硬件线程中检测指示分派所述硬件FIFO队列中的对程控的所述并行转移的所述请求的操作的第二指令。将对程控的所述并行转移的所述请求自所述硬件FIFO队列移出，且在所述第二硬件线程中执行程控的所述并行转移。以此方式，功能可在多个硬件线程的情况下高效地且并行地分派，同时最小化竞争管理额外开销。 | ||
| 搜索关键词： | 多核 处理器 并行 功能 高效率 硬件 分派 相关 系统 方法 计算机 可读 媒体 | ||
【主权项】：
一种提供并行功能的高效率硬件分派的多核心处理器，其包括：多个处理核心，所述多个处理核心包括多个硬件线程；硬件先进先出FIFO队列，所述队列可通信地耦合至所述多个处理核心；及指令处理电路，其经配置以：在所述多个硬件线程中的第一硬件线程中检测指示请求程控的并行转移的操作的第一指令；将对程控的所述并行转移的请求排入至所述硬件FIFO队列中；在所述多个硬件线程中的第二硬件线程中检测指示分派所述硬件FIFO队列中的对程控的所述并行转移的所述请求的操作的第二指令；将对程控的所述并行转移的所述请求自所述硬件FIFO队列移出；及在所述第二硬件线程中执行程控的所述并行转移。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480056696.8/，转载请声明来源钻瓜专利网。
