[实用新型]压敏排有效
申请号: | 201420596249.9 | 申请日: | 2014-10-15 |
公开(公告)号: | CN204178840U | 公开(公告)日: | 2015-02-25 |
发明(设计)人: | 张海道;钟裕祥 | 申请(专利权)人: | 深圳市瑞劲电子有限公司 |
主分类号: | H01C7/12 | 分类号: | H01C7/12 |
代理公司: | 深圳市精英专利事务所 44242 | 代理人: | 任哲夫 |
地址: | 518000 广东省深圳市宝安区*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型提供了一种压敏排,包括层叠的第一基板、第二基板、第三基板及第四基板;所述第二基板上设有压敏组,所述压敏组包括并排设置的多个压敏电阻,于第二基板两边对应每个压敏电阻设置有与其电连接的端子;所述第三基板上设有容抗组,所述容抗组包括与压敏组中压敏电阻一一对应的容抗器件,于第三基板两边设有接地端子,所述接地端子与容抗组中每个容抗器件电连接。提供了一种可多个压敏电阻一体封装的压敏排,且通过层叠形成扁平结构,产品小巧适于大数据线路的高密度小体积应用需求。 | ||
搜索关键词: | 压敏排 | ||
【主权项】:
一种压敏排,其特征在于:包括层叠的第一基板、第二基板、第三基板及第四基板;所述第二基板上设有压敏组,所述压敏组包括并排设置的多个压敏电阻,于第二基板两边对应每个压敏电阻设置有与其电连接的端子;所述第三基板上设有容抗组,所述容抗组包括与压敏组中压敏电阻一一对应的容抗器件,于第三基板两边设有接地端子,所述接地端子与容抗组中每个容抗器件电连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市瑞劲电子有限公司,未经深圳市瑞劲电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201420596249.9/,转载请声明来源钻瓜专利网。