[发明专利]一种阶梯型时钟信号产生电路

摘要

本发明公开了一种阶梯型时钟信号产生电路，包括第一电平转换器、第二电平转换器及开关模块。第一电平转换器接收第一时钟信号、参考高电压及参考低电压，并且根据参考高电压及所述参考低电压的幅值转换第一时钟信号的电平。开关模块与第一电平转换器的输出端相连，并且接收第一直流电压，用于将第一直流电压与第一转换器输出信号做比较，在第一直流电压大于所述第一输出信号时输出第一直流电压，在第一直流电压小于所述第一输出信号时输出第一输出信号。第二电平转换器与开关模块输出端相连，用于输出时钟型信号。本发明采用开关模块及两个电平转换器，稳定性好，且可以通过调节外部输入而得到各种阶梯型时钟信号，操作简单，实施方便。

主权项

一种阶梯型时钟信号产生电路，其特征在于，所述阶梯型时钟信号产生电路包括：第一电平转换器，包括第一输入端、第二输入端、第三输入端及第一输出端，所述第一电平转换器的第一输入端接收第一时钟信号，所述第一电平转换器的第二输入端接收参考高电压，所述第一电平转换器的第三输入端接收参考低电压，所述第一电平转换器的第一输出端输出第一输出信号，所述第一电平转换器用于根据所述参考高电压及所述参考低电压的幅值转换所述第一时钟信号的电平；开关模块，用于接收第一直流电压及所述第一输出信号，且所述开关模块的输出端在所述第一直流电压大于所述第一输出信号时输出所述第一直流电压，在所述第一直流电压小于所述第一输出信号时输出所述第一输出信号；以及第二电平转换器，包括第四输入端、第五输入端、第六输入端及第二输出端，所述第二电平转换器的第四输入端接收第二时钟信号，所述第二电平转换器的第五输入端与所述开关模块的输出端相连，所述第二电平转换器的第六输入端接收所述参考低电压，所述第二电平转换器的输出端输出阶梯型信号；其中，所述第一直流电压大于所述参考低电压且小于所述参考高电压。