[发明专利]一种多通道分组定时器的实现方法

摘要

本发明涉及网络通讯定时领域，具体涉及一种多通道分组定时器的实现方法。所述定时器包括读写控制模块、存储模块、定时判断模块和累加模块；其实现包含将定时计数数据与定时配置数据作比较的步骤；如所述定时计数数据未达到所述定时配置数据时，将所述定时计数数据加一后由读写控制模块重新写入存储模块并替换原定时计数数据的步骤；如所述定时计数数据达到所述定时配置数据时，所述定时判断模块输出定时信号，同时累加模块将所述定时计数数据清零后重新写入存储模块并替换原定时计数数据的步骤；本发明定时由读写控制模块对存储模块的周期读写实现，不需要计数器，每组定时器的定时到达时间一致，定时到达判断简单、实用。

主权项

一种多通道分组定时器的实现方法，所述定时器包括读写控制模块、用于储存定时计数数据的存储模块、用于存储定时配置数据并判断定时计数数据是否到达定时配置数据的定时判断模块和用于将定时计数数据加一或清零的累加模块，所述读写控制模块与所述存储模块连接，所述存储模块与所述定时判断模块连接，所述定时判断模块与所述累加模块连接，所述累加模块与所述读写控制模块连接，所述定时判断模块还包括定时输出端口，其特征在于，包含如下工作步骤：包含由读写控制模块控制读取存储模块内存储的定时计数数据与所述定时判断模块中的定时配置数据作比较的步骤；包含如所述定时计数数据未达到所述定时配置数据时，所述累加模块将所述定时计数数据加一后由读写控制模块重新写入存储模块并替换原定时计数数据的步骤；包含如所述定时计数数据达到所述定时配置数据时，所述定时判断模块输出定时信号，同时累加模块将所述定时计数数据清零后由读写控制模块重新写入存储模块并替换原定时计数数据的步骤；各定时判断模块中存储的定时配置数据=所需定时时间/定时步长；定时步长=读写控制模块的时钟周期*读写控制模块对单定时通道一次读、改、写所需时钟周期数*定时通道数。