[发明专利]一种基于游标卡尺法的步进延迟脉冲实现方法

摘要

本发明提供一种基于游标卡尺法的步进延迟脉冲实现方法，其相比较于快慢斜波硬件电路搭建法，硬件电路无额外开销：快慢斜波硬件电路搭建法需要额外的硬件开销，而游标卡尺法运用FPGA内部集成PLL实现步进延迟，无需额外硬件电路开销；其相比较于快慢斜波硬件电路搭建法，延迟值可调：快慢斜波硬件电路搭建法，一旦电路固定，则延迟值固定，不可根据需求调整延迟值，可适应性差；本发明的游标卡尺法，可以调整技术指标，改变延迟值。本发明可靠性高：游标卡尺法基于FPGA实现，在高等级FPGA芯片情况下，该处理方法可靠性高，可应用于航天领域。

主权项

一种基于游标卡尺法的步进延迟脉冲实现方法，其特征在于，基于FPGA处理芯片和游标卡尺法生成发射/接收触发延迟脉冲，具体包括以下步骤：步骤1，基于游标卡尺法生成粗延迟计数器值a和细延迟计数器值b的计算公式，表示为：和$b=\mathrm{mod}\left(\frac{n\×(A-B)}{A}\right)=\mathrm{mod}\left(\frac{n}{2^k}\right);$其中，n为总延迟中细延迟的个数，k为本方法中所用计数器的宽度；步骤2，在FPGA处理芯片上设置发射触发脉冲生成模块和接收触发脉冲生成模块，并向FPGA处理芯片输入基频时钟频率F_base，其基频时钟周期为T_base，且发射触发脉冲生成模块的发射触发脉冲倍频系数为A，接收触发脉冲生成模块的接收触发脉冲倍频系数为B；步骤3，将所述发射触发脉冲倍频系数A和接收触发脉冲倍频系数B代入步骤1获得的公式，计算出粗延迟计数器值a和细延迟计数器值b；步骤4，将细延迟计数器值b作为输入计数器值输入发射触发脉冲生成模块，将粗延迟计数器值a和细延迟计数器值b的和值作为输入计数器值输入到接收触发脉冲生成模块，发射触发脉冲生成模块和接收触发脉冲生成模块均在触发时钟上升沿处计数器值加1，当发射触发脉冲生成模块和接收触发脉冲生成模块的本地计数器值等于输入计数器值时，输出发射触发脉冲和接收触发脉冲。