[发明专利]两相互不交叠时钟电路及其方法有效
| 申请号： | 201410291168.2 | 申请日： | 2014-06-26 |
| 公开（公告）号： | CN104113304B | 公开（公告）日： | 2017-01-11 |
| 发明（设计）人： | 邓若汉;黄怡 | 申请（专利权）人： | 上海无线电设备研究所 |
| 主分类号： | H03K3/02 | 分类号： | H03K3/02 |
| 代理公司： | 上海信好专利代理事务所(普通合伙)31249 | 代理人： | 张妍,张静洁 |
| 地址： | 200090 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种两相互不交叠时钟电路，包含：输入缓冲单元；第一非门，其输入端与输入缓冲单元的输出端连接；第一延时单元，其输入端与第一非门的输出端连接；第二延时单元，其输入端与第一延时单元的输出端连接；第一与门，其输入端分别与输入缓冲单元的输出端及第一延时单元的输出端连接；第二与门，其输入端分别与第一非门的输出端及第二延时单元的输出端连接；第一输出缓冲单元，其输入端与第一与门的输出端连接；第二输出缓冲单元，其输入端与第二与门的输出端连接。本发明通过在电路中引入电容的方式来精确的确定时钟延时，精度高、稳定度好，产生的两相互不交叠时钟信号的不交叠程度好，仿真结果与芯片的实测值契合度高。 | ||
| 搜索关键词： | 两相 互不 交叠 时钟 电路 及其 方法 | ||
【主权项】：
一种两相互不交叠时钟电路，其特征在于，包含：接受输入时钟信号的输入缓冲单元（1）；第一非门（2），其输入端与所述输入缓冲单元（1）的输出端连接，用于将时钟信号反相；第一延时单元（3），所述的第一延时单元（3）包含第二非门（31）及第一延时电容（32），所述的第二非门（31）的输入端与第一非门（2）的输出端连接，所述的第二非门（31）的输出端与第一延时电容（32）连接，所述的第一延时单元（3）用于产生固定的时间延迟；第二延时单元（4），其输入端与所述第一延时单元（3）的输出端连接，用于产生固定的时间延迟；第一与门（5），其输入端分别与所述输入缓冲单元（1）的输出端及所述第二非门（31）的输出端连接，用于进行逻辑与运算；第二与门（6），其输入端分别与所述第一非门（2）的输出端及所述第二延时单元（4）的输出端连接，用于进行逻辑与运算；第一输出缓冲单元（7），其输入端与所述第一与门（5）的输出端连接，用于缓冲输出两相互不交叠时钟中的其中一相；第二输出缓冲单元（8），其输入端与所述第二与门（6）的输出端连接，用于缓冲输出两相互不交叠时钟中的另一相。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海无线电设备研究所，未经上海无线电设备研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410291168.2/，转载请声明来源钻瓜专利网。
