[发明专利]一种8位单片机读写16位存储单元RAM的实现方法有效

专利信息
申请号: 201410225644.0 申请日: 2014-05-26
公开(公告)号: CN104021086A 公开(公告)日: 2014-09-03
发明(设计)人: 陶涛;刘毅;梅雪松;张东升;孙挪刚;姜歌东 申请(专利权)人: 西安交通大学
主分类号: G06F12/02 分类号: G06F12/02;G06F3/06
代理公司: 西安通大专利代理有限责任公司 61200 代理人: 陆万寿
地址: 710049*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种8位单片机读写16位存储单元RAM的实现方法包括以下步骤:1)将16位RAM每个存储单元通过vUB分成高8位和低8位两部分;2)用CPLD/FPGA连接单片机和RAM;3)单片机将初始目标地址分三次写入CPLD/FPGA地址缓存器;4)将CPLD/FPGA地址缓存器中地址写入RAM地址寄存器MCUwrAddr、MCUrdAddr;5)单片机将8位数据写入选通的RAM单元,写入完成后写地址寄存器MCUwrAddr加1;6)单片机从选通单元读取8位数据,读取完成后读地址寄存器MCUrdAddr加1,重复5)可连续写入数据,重复6)可连续读取数据。本发明可以实现8位单片机读写16位存储单元RAM。
搜索关键词: 一种 单片机 读写 16 存储 单元 ram 实现 方法
【主权项】:
一种8位单片机读写16位存储单元RAM的实现方法,其特征在于,包括以下步骤:1)将16位存储单元RAM中每个存储单元的地址通过vUB分成高8位和低8位,得高低位判断标志;2)通过CPLD/FPGA地址缓存器将单片机与16位存储单元RAM相连接;3)8位单片机将初始目标地址及高地位判断标志分三次写入到CPLD/FPGA地址缓存器中,其中,第一次,8位单片机通过0x8010操作端口将初始目标地址的低8位写入到CPLD/FPGA地址缓存器的ADDR_BUF[7..0]中;第二次,8位单片机通过0x8011操作端口将初始目标地址的高8位写入到CPLD/FPGA地址缓存器的ADDR_BUF[15..8]中;第三次,8位单片机将高低位判断标志通过0x8014操作端口写入CPLD/FPGA地址缓存器的vUB_BUF中;4)将CPLD/FPGA地址缓存器中ADDR_BUF内的初始目标地址通过0x8012操作端口写入到RAM地址寄存器的MCUwrAddr及MCUrdAddr中,同时将CPLD/FPGA地址缓存器中vUB_BUF内的高低位判断标志通过0x8015操作端口写入到vUB中;5)8位单片机通过0x8009操作端口将8位单片机内的8位数据写入到选通的RAM单元中,写入完成后,写地址寄存器MCUwrAddr加1;6)重复步骤5),连续写入所有数据;7)8位单片机通过0x8008操作端口从选通的RAM单元中读取8位单片机内的8位数据,读取完成后,读地址寄存器MCUrdAddr加1;8)重复步骤7),连续读取所有数据。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安交通大学,未经西安交通大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410225644.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top