[发明专利]一种GEPON光中继器核心电路实现装置

摘要

本发明涉及一种GEPON光中继器核心电路实现装置，所述装置采用3R放大整形技术，可网管，可级连组网，可实现光信号的多级放大，能够大幅度延伸GEPON的传输距离，增加光分支数；所述装置包括高速SERDES、上行数据接收检测模块、FIFO控制器、FIFO、上行前导比特恢复电路、上行激光器发送使能控制模块、CPU、上下行接收和发射组件、上行前导比特恢复电路、下行数据检测电路等功能模块；通过本发明可从根本上解决GEPON光链路功率不足的问题。

主权项

一种GEPON光中继器核心电路实现装置，其特征在于：所述装置包括高速SERDES、上行数据接收检测模块、FIFO控制器、FIFO、上行前导比特恢复电路、上行激光器发送使能控制模块、CPU、上下行接收和发射组件、上行前导比特恢复电路、下行数据检测电路；其中，上、下行的接收和发射组件连接高速SERDES，所述高速SERDES连接FIFO，所述FIFO一端连接CPU，另一端连接所述FIFO控制器，还有一端连接上行前导比特恢复电路/下行数据检测电路，然后通过另一高速SERDES连接到上、下行的发射和接收组件，其中，上行通道在所述FIFO和高速SERDES之间还连接有上行数据接收检测模块，所述上行数据接收检测模块和下行数据检测电路连接到FIFO控制器；所述装置包含两片完全独立的SERDES芯片，每片SERDES芯片都具备完整的串并以及并串变换功能，从而上、下行信号都经过各自的SERDES电路和缓冲存贮器以及时钟变换电路处理，以保证3R放大整形得以实现；上行数据处理包含光电变换电路，SERDES电路，FIFO控制器和FIFO存贮器以及时钟变换电路，上行激光信号经过APD管接收，变成1250兆电信号，此信号再经过前置放大器和限幅放大器，变成高速差分信号，送往SERDES电路，SERDES电路的作用有两个，一是从上行数据信号中提取时钟信号，另一个作用是进行串并变换，把高速串行信号变换成低速125兆并行信号；SERDES电路从上行数据中提取的时钟与输入数据同步，但时钟的抖动成分比较大，在多级级连传输时，抖动成分会叠加，造成误码或丢包，本装置中设计有缓存器，其写入地址的时钟由从线路上提取的时钟驱动，而其读出地址的时钟则由本地晶振产生，由FIFO控制器控制写入和读出的时间相位关系，保证写入和读出数据一致，只是时间上有少量延时；从GEPON光路上接收的数据包本质上是以太网数据包，数据包之间都有一定量的间隙，并留有一定量的前导比特，时钟变换电路的作用是以从光路上恢复的时钟信号作为缓冲存贮器的写入时钟，而读出时钟则由本地125兆晶振产生，本地晶振是非常稳定的时钟信号，这样经过时钟变换电路处理以后，前级的数据抖动就会被消除；上行处理电路还包括激光发送使能信号产生电路和上行数据接收有效信号UP_RX_VALID产生电路，由于GEPON上行是突发信号，数据发送并不是连续的，SERDES提取的时钟信号也是断断续续的，为了保证缓冲存贮器的正确写入，就必须从输入数据中提取出正确的起始地址和时间，用来控制突发数据向缓存的正确写入；有效数据检测电路的作用是从上行信号中提取出与上行信号同步的UP_RX_VALID，1250兆高速数据信号经过串并变换后，就变成125兆低速数据了，这个并行信号送入FPGA进一步处理，本实现装置是采用数字技术，通过在规定的时间T内，累加和比对数据信号反转次数，当在一定的时间T内观察到的反转次数大于N时，才认为收到了有效的上行数据，当反转次数小于N时，则认为是干扰信号；上行激光发送电路需要合适的偏置光，也即暗光，以使激光器能工作在良好的工作点上，这个工作点要保证激光器发出高速光信号有良好的前后沿，又不会产生过多的暗光，激光发送电路受使能信号Tx_Enable控制，在发送数据时产生很少量的暗光，在不发送数据时就关闭暗光，以免主干光纤上各个ONU产生的暗光累积而干扰有用信号的传送；由FIFO控制器产生的Tx_Enable信号是送往激光器的发送使能信号，这个使能信号要保证与上行发送数据同步，并避免使发送数据受损；上行处理电路还包含上行突发数据前导比较恢复电路，上行高速光信号经过光电变换，变成1250兆高速差分电信号，然后经过串并变换电路和UP_RX_VALID信号检测电路，由于这几级电路都会产生一定量的延迟，从而使FIFO写入时间晚于上行突发信号到达时间，如果不经过处理，会使突发数据的前导比特受损，这些受损的前导比特没有及时写入缓冲存贮器，造成前导比特丢失，上行前导比特恢复电路的作用是在发往上行激光器的突发数据串前部插入一定量的前导比特，使受损的前导比特得到恢复；下行处理电路同样包含SERDES、FIFO、FIFO控制器以及相应的激光接收组件和激光发射组件，但下行光电变换采用的是PIN管，下行接收的是从OLT发来的下行光，强度比较大，采用PIN管可获得与上行接近的光功率预算；所述装置中下行同样经过时钟变换和3R放大整形，可级连应用；所述装置还包括时延调整电路，由CPU控制读出FIFO中存贮的数据，经过10B到8B变换后，由FPGA过滤出GEPON中的多点控制MPCP消息，再由CPU读取和分析MPCP消息，即可从缓存中获取此中继器下辖的各ONU的时延值，通过调整FIFO读写指针之间的时间差，即可在中继器中实现对数据时延的重新调整。