[发明专利]一种新型的STT-MRAM缓存设计方法

摘要

一种新型的STT-MRAM缓存设计方法，该方法有三大步骤。本发明利用MTJ尺寸与写入电流和写入能耗的关系，设计了一种新型的STT-MRARM缓存结构，分别用不同尺寸的MTJ存储单元实现L1Cache和L2Cache。与只用一种尺寸的MTJ存储单元相比，降低了写入能耗，提升了性能。与SRAM和STT-MRAM混合的结构相比，显著降低了静态功耗。由于L1Cache是用小尺寸的MTJ存储单元构成，面积更小，存储密度更高，Cache的缺失率（missrate)显著低于SRAM Cache，提高了访存性能。此外，该发明只采用STT-MRAM生产工艺，提高了芯片良率，降低了生产成本。

主权项

一种新型的STT‑MRAM缓存设计方法，其特征在于：该方法具体步骤如下：步骤一：在芯片制造过程中，针对物理版图中L1STT‑MRAM部分，采用小尺寸的MTJ生产工艺；针对物理版图中L2STT‑MRAM部分采用正常尺寸的MTJ生产工艺；步骤二：芯片工作时，访存指令执行时，处理器向L1Cache发出物理地址，L1的标记表项与物理地址的对应部分进行比较，如果比较命中，则不需要访问L2Cache；如果是读操作，则STT‑MRAM的读能耗与SRAM相差不大；如果是写操作，则由于L1Cache的STT‑MRAM尺寸较小，写能耗得到显著降低，同时由于相同面积内集成更多数目的小尺寸MTJ，L1Cache的容量更大，较少了L1Cache的缺失率，提高了处理器性能；步骤三：如果访问L1Cache不命中，需要将L2Cache中的数据复制到L1Cache中；如果L1Cache已满，需要将某些L1Cache中的数据替换出来；如果被替换的数据没有被修改，则不需要复制到L2Cache中；如果已经被修改，则需要将该数据写入L2Cache中；由于L1Cache的容量比较大，所以处理器与L2Cache的交互次数显著减少，避免写较大尺寸的L2Cache带来的性能损失和能耗开销。