[发明专利]一种基于FPGA的数据重组方法

摘要

本发明提供一种基于FPGA的数据重组方法，步骤一：计算相关参数。求出原始数据位宽和目标数据位宽的最小公倍数，并求出最小公倍数与两个位宽值的商。步骤二：构建相应的数据重组装置。根据步骤一中求出的参数，在FPGA中构建相应的数据组合单元、数据缓存单元以及数据拆分单元，以及锁相环；步骤三：启动数据重组流程。采用上述方案，当低位宽的原始数据重组为高位宽的目标数据时，不会由于增加无效位导致冗余率增加，也不会给后端接口的实现增加时序上的难度；当高位宽的原始数据重组为低位宽的目标数据时，不会因为删减有效位降低原始数据的精度。并且该方法能够实现任意位宽比下的数据重组。

主权项

一种基于FPGA的数据重组方法，其特征在于，包括以下步骤：步骤1：计算相关参数，假定原始数据位宽为m位，目标数据的位宽为n位，求出m和n的最小公倍数p的值，并且求出最小公倍数p与原始数据位宽m的商j及最小公倍数p与目标数据位宽n的商k，则j＝p/m，k＝p/n；步骤2：构建相应的数据重组装置，在FPGA中构建相应的数据组合单元、数据缓存单元以及数据拆分单元，以及锁相环，所述锁相环的三个输出时钟设置与原始数据的随路时钟clkin保持相位一致，并且，第一时钟clk1＝clkin；第二时钟clk2＝clkin*m/p；第三时钟clk3＝clkin*m/n；步骤3：启动数据重组流程；具体步骤为：步骤301：设定4个pop时间点：pop1、pop2、pop3和pop4；其中pop1为数据重组起始点，pop2与pop1间隔一个clk2时钟周期，pop3与pop2间隔一个clk2时钟周期，pop4与pop3间隔一个clk3时钟周期；步骤302：在pop1时刻，数据组合单元开始工作，相邻的j个m位位宽的原始数据经过数据组合单元会转换为一个p位位宽的中间数据，并且送入到数据缓存单元；步骤303：在pop2时刻，数据缓存单元开始工作，数据缓存单元对中间数据进行一个时钟周期的缓存之后送入到数据拆分单元；步骤304：在pop3时刻，数据拆分单元开始工作，模k计数器循环输出计数值1、2…k，并且送入选择器中；当计数值为1时，选择器的输出等于输入接口的第1位到第n位，当计数值等于2时，选择器的输出等于输入接口的第n+1位到第2n位，依次类推，当计数值等于k时，选择器的输出等于输入接口的最高的n位；步骤305：从pop4时刻开始，选择器的输出接口即会在clk3＝clkin*m/n的时钟下，输出连续的目标数据。