[发明专利]基于FPGA的DSPACE的三电平脉冲扩展的控制方法及其装置

摘要

本发明公开了一种基于FPGA的DSPACE的三电平脉冲扩展的控制方法及其装置，适用于实验和工业应用。该脉冲扩展装置由接口转换电路、脉冲信号扩展处理单元、供电电源电路、光电转换电路组成。DSPACE的DS5101数字脉冲板卡的脉冲波形输入至接口转换电路，接口转换电路通过逻辑电平匹配将脉冲信号送入扩展处理单元，对脉冲信号进行必要的处理后将符合驱动要求的脉冲信号送入光电转换电路。利用本发明的装置和控制方法，可以实现对于DSPACE的三电平脉冲输出的扩展，克服其固有的无法输出占空比为0%和100%的数字脉冲缺陷，扩展了DSPACE在三电平中压变频器实验研究和工业应用的领域，应用前景广阔。

主权项

一种基于FPGA的DSPACE的三电平脉冲扩展的控制方法，其特征在于：窄脉冲消除分为两种情形，桥臂第一管和桥臂第二管，且其消除的步骤为：A、一相桥臂第一管窄脉冲处理：（1）将FPGA敏感事件设置为系统时钟上升沿触发方式，当FPGA检测到系统时钟上升沿时系统进步骤2，当系统时钟为其他状态下系统进入步骤5；（2）判断当前时钟周期第一管脉冲信号st1n是否为高电平状态且上一个时钟周期第一管脉冲信号st1n‑1是否为低电平状态，当在某一系统时钟周期内同时满足st1n为高电平状态、st1n‑1为低电平状态进入步骤3，当st1n、st1n‑1为其他组合电平状态进入步骤5；（3）判断当前时钟周期DS5101输出的占空比恒为0%的参考脉冲信号stc0n是否为高电平状态，当stc0n为高电平状态进入步骤4，当stc0n为低电平状态进入步骤5；（4）将第一管脉冲信号拉低为低电平，消除占空比为0%的脉冲信号的高电平窄脉冲；（5）输出第一管脉冲信号；B、一相桥臂第二管窄脉冲处理：（1）将FPGA敏感事件设置为系统时钟上升沿触发方式，当FPGA检测到系统时钟上升沿时系统进步骤2，当系统时钟 为其他状态下系统进入步骤5；（2）判断当前时钟周期第二管脉冲信号st2n是否为低电平状态且上一个时钟周期第二管脉冲信号st2n‑1是否为高电平状态，当在某一系统时钟周期内同时满足st2n为低电平状态、st2n‑1为高电平状态进入步骤3，当st2n、st2n‑1为其他组合电平状态进入步骤5；（3）判断当前时钟周期DS5101输出的占空比为100%的参考脉冲信号stc100n是否为低电平状态，当stc100n为低电平状态进入步骤4，当stc100n为高电平状态进入步骤5；（4）将第二管脉冲信号拉高为高电平，消除占空比为100%的脉冲信号的低电平窄脉冲；（5）输出第二管脉冲信号。