[发明专利]非易失性逻辑阵列中基于优先级的备份有效
申请号: | 201310537573.3 | 申请日: | 2013-09-10 |
公开(公告)号: | CN103678034B | 公开(公告)日: | 2018-11-27 |
发明(设计)人: | S·C·巴特林;S·卡纳 | 申请(专利权)人: | 德克萨斯仪器股份有限公司 |
主分类号: | G06F11/14 | 分类号: | G06F11/14 |
代理公司: | 北京纪凯知识产权代理有限公司 11245 | 代理人: | 赵蓉民 |
地址: | 美国德*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及非易失性逻辑阵列中基于优先级的备份。处理设备基于优先级或分箱结构而选择性地只备份某些数据。在一种方法中,非易失性逻辑控制器通过在非易失性逻辑元件阵列中存储表示机器状态的少于机器状态的所有数据的一部分数据来存储机器状态。因此,非易失性逻辑控制器通过根据用于备份和恢复的第一类别来存储机器状态的第一组程序数据,并通过根据用于备份和恢复的第二类别来存储机器状态的第二组程序数据,以此在多个非易失性逻辑元件阵列中存储机器状态。 | ||
搜索关键词: | 非易失性 逻辑 阵列 基于 优先级 备份 | ||
【主权项】:
1.一种计算设备装置,其提供基于非易失性逻辑的计算,该装置包括片上系统即SOC,所述SOC包括:多个基于铁电电容器的非易失性逻辑元件阵列;多个易失性存储元件,其中每个所述易失性存储元件是触发器,所述触发器具有第一数据输入、第二数据输入、时钟输入、输出、主锁存器、从锁存器,所述主锁存器具有耦合到所述第一数据输入的第一输入和耦合到所述触发器的所述输出的输出,所述从锁存器具有耦合到所述主锁存器的输出的第一输入,耦合到所述第二数据输入的第二输入,耦合到所述时钟输入的第三输入,耦合到所述时钟输入的反相的第四输入,以及四个控制输入;至少一个非易失性逻辑控制器,其被配置为控制所述多个基于铁电电容器的非易失性逻辑元件阵列,以存储由所述多个易失性存储元件表示的所述SOC的机器状态,并将存储的所述SOC的机器状态从所述多个基于铁电电容器的非易失性逻辑元件阵列读出到所述多个易失性存储元件;其中所述至少一个非易失性逻辑控制器进一步被配置为通过在所述多个基于铁电电容器的非易失性逻辑元件阵列中存储表示所述SOC的所述机器状态的一部分数据而不备份所述机器状态的其他部分,以此存储所述SOC的所述机器状态,所存储的所述一部分数据少于所述SOC的所述机器状态的所有数据。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司,未经德克萨斯仪器股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310537573.3/,转载请声明来源钻瓜专利网。