[发明专利]锁相环环路带宽测试算法模块无效
| 申请号： | 201310401525.1 | 申请日： | 2013-09-05 |
| 公开（公告）号： | CN103441758A | 公开（公告）日： | 2013-12-11 |
| 发明（设计）人： | 曾富华 | 申请（专利权）人： | 中国电子科技集团公司第十研究所 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08;H03L7/24 |
| 代理公司： | 成飞(集团)公司专利中心 51121 | 代理人： | 郭纯武 |
| 地址： | 610036 四川*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出的一种锁相环环路带宽测试算法模块，旨在提供一种测试流程简单，测量精度高的锁相环环路带宽测试算法模块。本发明通过下述技术方案予以实现：控制模块输出端分别相连数字直接信号合成器和相位监视及带宽计算模块，组成锁相环环路带宽测试算法电路，测试时，被测试锁相环串联在所述数字直接信号合成器和相位监视及带宽计算模块之间，被测试锁相环的误差相位输出由相位检测和带宽计算模块进行监视，数字直接信号合成模块产生带有相位阶跃的单频正弦信号，输入到被测试锁相环，测量相位阶跃开始到第二个过零点时刻之间的时间差，并依据该时间差计算测量环路带宽。本发明通过对误差相位的监视，测试环路带宽，解决了窄带环路带宽的测试问题。 | ||
| 搜索关键词： | 环环 带宽 测试 算法 模块 | ||
【主权项】：
一种锁相环环路带宽测试算法模块，包括控制模块，其特征在于：控制模块输出端分别相连数字直接信号合成器和相位监视及带宽计算模块，组成锁相环环路带宽测试算法电路，测试时，被测试锁相环串联在所述数字直接信号合成器和相位监视及带宽计算模块之间，被测试锁相环的误差相位输出由相位检测和带宽计算模块进行监视，数字直接信号合成模块产生带有相位阶跃的单频正弦信号，输入到被测试锁相环，测量相位阶跃开始到第二个过零点时刻之间的时间差，并依据该时间差计算测量环路带宽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第十研究所，未经中国电子科技集团公司第十研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310401525.1/，转载请声明来源钻瓜专利网。
