[发明专利]基于双环结构的时钟数据恢复控制器

摘要

本发明公开了一种基于双环结构的时钟恢复控制器，具体包括：鉴相单元、脉冲均化单元、4bit滤波单元、双向移位寄存器单元、格雷码计数与译码电路单元和数据延迟控制电路单元。本发明提供的时钟恢复控制器完全由数字模块构成，通过增加数据延迟控制电路单元加入了数据延迟控制环，进而可以通过时钟环路和数据环路两种控制方式，通过两个控制环路的协同工作，达到快速恢复时钟的目的，能加快环路锁定，降低系统抖动，提高系统的可靠性。

主权项

一种基于双环结构的时钟数据恢复控制器，具体包括：鉴相单元、脉冲均化单元、4bit滤波单元、双向移位寄存器单元、格雷码计数与译码电路单元和数据延迟控制电路单元。其中，所述鉴相单元的五个输入端分别用于输入四个正交时钟和经过数据延迟控制电路单元处理的输入数据，第一输出端输出时钟滞后指示信号并耦接脉冲均化单元的第一输入端，第二输出端输出时钟超前指示信号并藕接脉冲均化单元的第二输入端；所述脉冲均化单元第一输出端藕接至4bit滤波单元的第一输入端，第二输出端耦接至4bit滤波单元的第二输入端；所述4bit滤波单元的两个输出端分别输出时钟滞后指示信号、时钟超前指示信号，并分别耦接至双向移位寄存器单元的第一输入端、第二输入端；所述双向移位寄存器单元的第一输出端分别与格雷码计数与译码电路单元的第一输入端和数据延迟控制单元的第一输入端相连接，第二输出端分别与格雷码计数与译码电路单元的第二输入端和数据延迟控制单元的第二输入端相连接，所述双向移位寄存器单元的第三到第十输出端作为小相位插值控制端；所述格雷码计数与译码电路单元的八个输出端依次与启动电路八个输入端相连，所述启动电路的八个输出端作为大相位插值控制端。所述双向移位寄存器单元的第三到第十输出端和所述启动电路的八个输出端作为所述时钟恢复控制器的输出端。